講演名 2009-07-01
ワンタイムキーを用いた位相スクランブル信号のためのPOCの理論解析(信号処理,LSI及び一般)
伊藤 泉, 貴家 仁志,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 信号の位相の情報保護を目的とするワンタイムキー位相スクランブルは,スクランブル時に用いた鍵を用いずに,スクランブルされた信号から直接,位相限定相関(POC)による画像マッチングを行うことができる.本稿では,ワンタイムキーを用いた位相スクランブル信号のPOCを理論的に解析する.この解析から,位相スクランブル前の信号間のPOCの最大値が,スクランブル信号間のPOCの値およびワンタイムキーのパラメータを用いて推定可能であり,実質的には,ワンタイムキー位相スクランブルのPOCへの影響を回避できることを示す.
抄録(英) One-time key based phase scrambling is motivated by performing image matching under scrambled domain in which the phase information of signals is protected. In the present paper, we analyze the POC under one-time key based phase scrambling. The analysis provides that the maximum value of POC between unprocessed signals can be estimated from the POC under one-time key based phase scrambling and parameters of scrambling. Therefore, the effect of one-time key based phase scrambling on POC can be practically avoidable.
キーワード(和) 位相スクランブル / 位相限定相関 / 画像マッチング
キーワード(英) phase scrambling / phase-only correlation / image matching
資料番号 CAS2009-2,VLD2009-7,SIP2009-19
発行日

研究会情報
研究会 VLD
開催期間 2009/6/24(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) ワンタイムキーを用いた位相スクランブル信号のためのPOCの理論解析(信号処理,LSI及び一般)
サブタイトル(和)
タイトル(英) Theoretical analysis of POC using one-time key based phase scrambling
サブタイトル(和)
キーワード(1)(和/英) 位相スクランブル / phase scrambling
キーワード(2)(和/英) 位相限定相関 / phase-only correlation
キーワード(3)(和/英) 画像マッチング / image matching
第 1 著者 氏名(和/英) 伊藤 泉 / Izumi ITO
第 1 著者 所属(和/英) 首都大学東京システムデザイン研究科
Graduate School of System Design, Tokyo Metropolitan University
第 2 著者 氏名(和/英) 貴家 仁志 / Hitoshi KIYA
第 2 著者 所属(和/英) 首都大学東京システムデザイン研究科
Graduate School of System Design, Tokyo Metropolitan University
発表年月日 2009-07-01
資料番号 CAS2009-2,VLD2009-7,SIP2009-19
巻番号(vol) vol.109
号番号(no) 111
ページ範囲 pp.-
ページ数 5
発行日