| 講演名 | 2009/7/28 タイミング制約を緩和するクロッキング方式の予備評価(アクセラレーションと回路設計,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009)) 喜多 貴信, 樽井 翔, 塩谷 亮太, 五島 正裕, 坂井 修一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 半導体プロセスが微細化するにつれて,ばらつきの問題が深刻化してきている.従来のワーストケース設計ではこの問題に対処することは難しくなりつつあり,今後の半導体産業の発展には,ばらつきを吸収する回路技術が不可欠であると考えられている.本研究では,クリティカル・パスとショート・パスにそれぞれ異なるラッチ制御を行うことにより,タイミング制約の緩和を図る.2相ラッチと比べて1.5倍もタイミング制約が緩和されたことにより,ばらつき耐性向上のみならず,大幅な高クロック化や低電圧化が可能となる. |
| 抄録(英) | The feature size of LSI is getting smaller year by year, increasing random variation between the elements. These days, the problem of the variation imposes too severe timing constrains to design circuit with enough timing margin. To overcome this problem, this paper proposes a clocking scheme with relaxed timing constrains. Our method separates logic paths into two kinds of paths, short path and critical path. The circuits will be allowed up to 1.5 clock cycle delay per stage, while existing method, two phase latch allows 1 clock cycle delay per stage. Timing margin produced by proposed method enables lower energy consumption and higher clock frequency. |
| キーワード(和) | タイミング制約 / クロッキング方式 / 2相ラッチ / タイム・ボローイング |
| キーワード(英) | timing constraints / cloking scheme / two-phase latch / time borrowing |
| 資料番号 | CPSY2009-20 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2009/7/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | タイミング制約を緩和するクロッキング方式の予備評価(アクセラレーションと回路設計,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009)) |
| サブタイトル（和） | |
| タイトル（英） | Experimental evaluation of a cloking scheme with relaxed timing constraints |
| サブタイトル（和） | |
| キーワード(1)（和/英） | タイミング制約 / timing constraints |
| キーワード(2)（和/英） | クロッキング方式 / cloking scheme |
| キーワード(3)（和/英） | 2相ラッチ / two-phase latch |
| キーワード(4)（和/英） | タイム・ボローイング / time borrowing |
| 第 1 著者 氏名（和/英） | 喜多 貴信 / Takanobu KITA |
| 第 1 著者 所属（和/英） | 東京大学情報理工学系研究科 Dept. of Information and Communication Eng, the Univ. of Tokyo |
| 第 2 著者 氏名（和/英） | 樽井 翔 / Shou TARUI |
| 第 2 著者 所属（和/英） | 株式会社日立製作所 HITACHI Ltd. |
| 第 3 著者 氏名（和/英） | 塩谷 亮太 / Ryota SHIOYA |
| 第 3 著者 所属（和/英） | 東京大学情報理工学系研究科:日本学術振興会 Dept. of Information and Communication Eng, the Univ. of Tokyo |
| 第 4 著者 氏名（和/英） | 五島 正裕 / Masahiro GOSHIMA |
| 第 4 著者 所属（和/英） | 東京大学情報理工学系研究科 Dept. of Information and Communication Eng, the Univ. of Tokyo |
| 第 5 著者 氏名（和/英） | 坂井 修一 / Shuichi SAKAI |
| 第 5 著者 所属（和/英） | 東京大学情報理工学系研究科 Dept. of Information and Communication Eng, the Univ. of Tokyo |
| 発表年月日 | 2009/7/28 |
| 資料番号 | CPSY2009-20 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 168 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |