| 講演名 | 2009/7/28 FPGA基板を用いたモンテカルロ碁の高速化(アクセラレーションと回路設計,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009)) 小泉 賢一, 石井 康雄, 美添 一樹, 三好 健文, 菅原 豊, 稲葉 真理, 平木 敬, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | モンテカルロ碁において,プレイアウトの実行には時間がかかる.これまでFPGA上にプレイアウト回路を実装することによって高速化するという試みはなされてきたが,FPGA内の資源の使用率が非常に高く,高速なプレイアウトを実現することは難しかった.本論文では囲碁のルールに特化したプレイアウト処理の並列化アルゴリズムTLPG(Triple Line-based Playout for Go)を提案し,9路盤用および19路盤用のプレイアウト回路をFPGA内に実装した.プレイアウトの高速化を行い,シミュレータ上で9路盤において毎秒13104プレイアウト,19路盤において毎秒2055プレイアウトの実行速度であった.また実際に計算機上で実行させたGNU Goと対戦させ,FPGA上のTLPGによるプレイアウトを評価した. |
| 抄録(英) | In the monte-carlo simulation of Go, it takes time to run playouts. There were attempts of accelerating by implementing circuits for playout on FPGA, but it is difficult to realize high-speed playouts because of high utilization of resources in a FPGA. In this paper, we propose an algorithm, Triple Line-based Playout for Go (TLPG) to accelerate playouts for the monte-carlo tree search for computer-go game. We implemented the playout logics on FPGA for 9x9 and 19x19 boards. With the optimizations, We achieved 13104playouts/sec in 9x9 and 2055playouts/sec in 19x19 board in simulation. By making games with GNU Go on a host Computer, We evaluation the playouts of TLPG. |
| キーワード(和) | 囲碁 / モンテカルロ木探索 / FPGA |
| キーワード(英) | Go / Monte-carlo tree search / FPGA |
| 資料番号 | CPSY2009-19 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2009/7/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGA基板を用いたモンテカルロ碁の高速化(アクセラレーションと回路設計,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009)) |
| サブタイトル（和） | |
| タイトル（英） | Acceleration of Monte-Carlo Go by FPGA-based Hardware |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 囲碁 / Go |
| キーワード(2)（和/英） | モンテカルロ木探索 / Monte-carlo tree search |
| キーワード(3)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 小泉 賢一 / Kenichi KOIZUMI |
| 第 1 著者 所属（和/英） | 東京大学大学院情報理工学系研究科 Graduate school of Information Science and Technology, University of Tokyo |
| 第 2 著者 氏名（和/英） | 石井 康雄 / Yasuo ISHII |
| 第 2 著者 所属（和/英） | 日本電気株式会社 NEC Corporation |
| 第 3 著者 氏名（和/英） | 美添 一樹 / Kazuki YOSHIZOE |
| 第 3 著者 所属（和/英） | 独立行政法人科学技術振興機構 Japan Science and Technology Agency |
| 第 4 著者 氏名（和/英） | 三好 健文 / Takefumi MIYOSHI |
| 第 4 著者 所属（和/英） | 東京工業大学大学院情報理工学研究科 Graduate School of Information Science and Engineering, Tokyo Institute of Technology |
| 第 5 著者 氏名（和/英） | 菅原 豊 / Yutaka SUGAWARA |
| 第 5 著者 所属（和/英） | IBMトーマスJ.ワトソン研究所 IBM Thomas J. Watson Research Center |
| 第 6 著者 氏名（和/英） | 稲葉 真理 / Mary INABA |
| 第 6 著者 所属（和/英） | 東大 / |
| 第 7 著者 氏名（和/英） | 平木 敬 / Kei HIRAKI |
| 第 7 著者 所属（和/英） | 東大 |
| 発表年月日 | 2009/7/28 |
| 資料番号 | CPSY2009-19 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 168 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |