| 講演名 | 2009-08-11 Stream Cipher Engineの開発 石原 拓美, 内海 晴信, 大隅 裕介, 深瀬 政秋, 佐藤 友暁, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 半恒久的なネットワーク基盤によらない過渡的なセキュリティの確保はユビキタスネットワークの要点のひとつである。ユビキタスセキュリティに対する実用的なアプローチは安全性に配慮した高性能シングルチッププロセッサであることから、著者らはマルチメディアストリーミングのハードウェア暗号加速用プロセッサエンジン、即ちstream cipher engineの開発とスタンダードセルCMOSチップによるVLSI実装を進めてきた。stream cipher engineは、セキュリティ、使い勝手、スピード、省電力性を確保するためにコンパクトなマルチコアアーキテクチャを採用している。各コアは、RAC(random addressing cryptography)とデータ秘匿の二重暗号を実行する。しかし、stream cipher engineのこれまでのバージョンでは暗号処理の二重化だけで鍵の二重化を伴わなかったため、暗号強化策は必ずしも十分ではなかった。本稿では転置暗号のRACと置換暗号のデータ秘匿に別々のRNGを用意することで鍵を二重化し、暗号強度の倍増を図る。更に、0.18-μm standard cell CMOS chipによるstream cipher engine chipの最新バージョンの開発について述べる。 |
| 抄録(英) | One of crucial points for ubiquitous network is to keep the temporary security without relying on permanent network infrastructure. Considering a practical solution of ubiquitous security is a safety aware. high-performed single chip processor, the authors have exploited a multimedia stream cipher engine and its VLSI chip implementation by using standard cell CMOS chips supported by VDEC. In order to keep security, usability, speed, and power consciousness, the stream cipher engine takes a compact multicore architecture. Each core implements a double cipher scheme that covers RAC (random addressing cryptography) and data sealing. However, a former stream cipher engine was built in only one RNG (random number generator) per core, it has not always shown sufficient cipher strength. In order to solve this issue, two RNGs are built in per core that are provided for RAC and the data sealing. Then, the latest version of the stream cipher engine chip is developed by using a 0.18-μm standard cell CMOS chip. |
| キーワード(和) | CMOS / スタンダードセル / チップ / 暗号ストリーミング / VLSI |
| キーワード(英) | CMOS / standard cell / chip / stream cipher / VLSI |
| 資料番号 | CPM2009-49 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPM |
|---|---|
| 開催期間 | 2009/8/3(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Component Parts and Materials (CPM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Stream Cipher Engineの開発 |
| サブタイトル（和） | |
| タイトル（英） | Development of a Stream Cipher Engine |
| サブタイトル（和） | |
| キーワード(1)（和/英） | CMOS / CMOS |
| キーワード(2)（和/英） | スタンダードセル / standard cell |
| キーワード(3)（和/英） | チップ / chip |
| キーワード(4)（和/英） | 暗号ストリーミング / stream cipher |
| キーワード(5)（和/英） | VLSI / VLSI |
| 第 1 著者 氏名（和/英） | 石原 拓美 / Takumi ISHIHARA |
| 第 1 著者 所属（和/英） | 弘前大学理工学部 Faculty of Science and Technology Hirosaki University |
| 第 2 著者 氏名（和/英） | 内海 晴信 / Harunobu UCHIUMI |
| 第 2 著者 所属（和/英） | 弘前大学理工学部 Faculty of Science and Technology Hirosaki University |
| 第 3 著者 氏名（和/英） | 大隅 裕介 / Yusuke Osumi |
| 第 3 著者 所属（和/英） | 弘前大学理工学部 Faculty of Science and Technology Hirosaki University |
| 第 4 著者 氏名（和/英） | 深瀬 政秋 / Masa-aki FUKASE |
| 第 4 著者 所属（和/英） | 弘前大学理工学部 Faculty of Science and Technology Hirosaki University |
| 第 5 著者 氏名（和/英） | 佐藤 友暁 / Tomoaki SATO |
| 第 5 著者 所属（和/英） | 弘前大学総合情報処理センター C&C Systems Center Hirosaki University |
| 発表年月日 | 2009-08-11 |
| 資料番号 | CPM2009-49 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 171 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |