| 講演名 | 2009-06-12 4x4 MIMO-OFDM受信機における動的再構成可能なMMSE検出器のLSI設計(スマートパーソナルシステム,一般) 池内 博一, 吉澤 真吾, 宮永 喜一, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本報告では4x4 MIMO-OFDM受信機における動的再構成可能なMMSE検出器のVLSIアーキテクチャを提案する.MIMO-OFDM方式ではMIMO復号においてサブキャリア毎の逆行列計算を実時間処理で行う専用回路が実現されているが,システムの小型化・低消費電力化が必至であるため,回路規模の縮小化が要求される.提案手法では,ストラッセン方式行列乗算および逆行列計算において動的再構成アーキテクチャを導入し,MIMO-OFDM受信機MMSE検出器での許容遅延内で演算回路を最適化する.これにより提案法は従来法よりも大幅な回路規模および消費電力の削減を達成している.MMSE検出回路をCMOS 90nmプロセス上に実装したときの処理遅延,回路面積,消費電力について従来法と比較評価した. |
| 抄録(英) | This report presents a VLSI architecture of dynamic reconfigurable MMSE detection in a 4x4 MIMO-OFDM receiver. A circuit for MIMO-OFDM that computes the matrix inversion of each subcarrier by the real-time has been designed. But it is required small circuit area to downscale system and save power-consumption. We propose a technique to optimize arithmetic units in the allowed time of pipelined MMSE detector by adopting a dynamic reconfigurable architecture to compute Strassen's algorithms of matrix inversion and multiplication. The proposed technique achieves large reduction of circuit area and power consumption. The designed circuit has been implemented to a 90-nm CMOS process and evaluated in processing latency, circuit area and power consumption. |
| キーワード(和) | MIMO-OFDM / MIMOデコーダ / MMSE検出 / 動的再構成可能 / VLSIアーキテクチャ |
| キーワード(英) | MIMO-OFDM / MIMO Decoder / MMSE Detection / Dynamic Reconfigurable / VLSI Architecture |
| 資料番号 | SIS2009-14 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SIS |
|---|---|
| 開催期間 | 2009/6/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Smart Info-Media Systems (SIS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 4x4 MIMO-OFDM受信機における動的再構成可能なMMSE検出器のLSI設計(スマートパーソナルシステム,一般) |
| サブタイトル（和） | |
| タイトル（英） | VLSI Design of a Dynamic Reconfigurable MMSE Detector for 4x4 MIMO-OFDM Receiver |
| サブタイトル（和） | |
| キーワード(1)（和/英） | MIMO-OFDM / MIMO-OFDM |
| キーワード(2)（和/英） | MIMOデコーダ / MIMO Decoder |
| キーワード(3)（和/英） | MMSE検出 / MMSE Detection |
| キーワード(4)（和/英） | 動的再構成可能 / Dynamic Reconfigurable |
| キーワード(5)（和/英） | VLSIアーキテクチャ / VLSI Architecture |
| 第 1 著者 氏名（和/英） | 池内 博一 / Hirokazu IKEUCHI |
| 第 1 著者 所属（和/英） | 北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology, Hokkaido University |
| 第 2 著者 氏名（和/英） | 吉澤 真吾 / Shingo YOSHIZAWA |
| 第 2 著者 所属（和/英） | 北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology, Hokkaido University |
| 第 3 著者 氏名（和/英） | 宮永 喜一 / Yoshikazu MIYANAGA |
| 第 3 著者 所属（和/英） | 北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology, Hokkaido University |
| 発表年月日 | 2009-06-12 |
| 資料番号 | SIS2009-14 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 78 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |