講演名 2009-06-19
縮退故障用ATPGを用いた遷移故障の診断用テスト生成法(設計/テスト/検証,設計/テスト/検証)
樋上 喜信, 黒瀬 洋介, 大野 智志, 山岡 弘典, 高橋 寛, 清水 良浩, 相京 隆, 高松 雄三,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 半導体デバイスの微細化・高速化に伴い,タイミング不良である遅延故障に対する故障診断の要求が高まってきている.故障診断結果の候補故障数を少なくするためには,故障診断用テスト品質の向上が重要である.本稿では,遅延故障として,各信号線の遷移故障を対象とし,与えられた故障ペアを区別する故障診断用テスト生成法を提案する.提案するテスト生成法は,与えられた故障ペアに対して,テスト生成用の付加回路を挿入し,縮退故障用テスト生成ツールを用いてテスト生成を行う.この付加回路はテスト生成時のみ用いるもので,通常のテスト容易化設計(DFT)とは異なる.提案法の有効性については,ISCASベンチマーク回路およびSTARCにより設計された回路(STARC回路)に対する実験を行い確認する.
抄録(英) In modern high-speed LSIs, defects that cause timing failure occur often, and thus their detection and diagnosis are getting crucial. In order to reduce candidate faults in fault diagnosis, the quality of diagnostic test patterns must be made high. In this paper, we propose a test generation method for diagnosis of transition faults by using stuck-at test generation tool. Experimental results for ISCAS benchmark circuits and a STARC circuit demonstrate the effectiveness of the proposed method.
キーワード(和) 故障診断 / テスト生成 / 遷移故障 / 縮退故障用ATPG
キーワード(英) Fault diagnosis / Test generation / Transition faults / Stuck-at ATPG
資料番号 DC2009-13
発行日

研究会情報
研究会 DC
開催期間 2009/6/12(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Dependable Computing (DC)
本文の言語 JPN
タイトル(和) 縮退故障用ATPGを用いた遷移故障の診断用テスト生成法(設計/テスト/検証,設計/テスト/検証)
サブタイトル(和)
タイトル(英) Diagnostic Test Generation for Transition Faults Using a Stuck-at ATPG Tool
サブタイトル(和)
キーワード(1)(和/英) 故障診断 / Fault diagnosis
キーワード(2)(和/英) テスト生成 / Test generation
キーワード(3)(和/英) 遷移故障 / Transition faults
キーワード(4)(和/英) 縮退故障用ATPG / Stuck-at ATPG
第 1 著者 氏名(和/英) 樋上 喜信 / Yoshinobu HIGAMI
第 1 著者 所属(和/英) 愛媛大学大学院理工学研究科電子情報工学専攻
Graduate School of Science and Engineering, Ehime University Matsuyama
第 2 著者 氏名(和/英) 黒瀬 洋介 / Yosuke KUROSE
第 2 著者 所属(和/英) 愛媛大学大学院理工学研究科電子情報工学専攻
Graduate School of Science and Engineering, Ehime University Matsuyama
第 3 著者 氏名(和/英) 大野 智志 / SATOSHI Ohno
第 3 著者 所属(和/英) 愛媛大学大学院理工学研究科電子情報工学専攻
Graduate School of Science and Engineering, Ehime University Matsuyama
第 4 著者 氏名(和/英) 山岡 弘典 / Hironori YAMAOKA
第 4 著者 所属(和/英) 愛媛大学大学院理工学研究科電子情報工学専攻
Graduate School of Science and Engineering, Ehime University Matsuyama
第 5 著者 氏名(和/英) 高橋 寛 / Hiroshi TAKAHASHI
第 5 著者 所属(和/英) 愛媛大学大学院理工学研究科電子情報工学専攻
Graduate School of Science and Engineering, Ehime University Matsuyama
第 6 著者 氏名(和/英) 清水 良浩 / Yoshihiro SHIMIZU
第 6 著者 所属(和/英) 株式会社半導体理工学研究センター
Semiconductor Technology Academic Research Center
第 7 著者 氏名(和/英) 相京 隆 / Takashi AIKYO
第 7 著者 所属(和/英) 株式会社半導体理工学研究センター /
Semiconductor Technology Academic Research Center /
第 8 著者 氏名(和/英) 高松 雄三 / Yuzo TAKAMATSU
第 8 著者 所属(和/英)
発表年月日 2009-06-19
資料番号 DC2009-13
巻番号(vol) vol.109
号番号(no) 95
ページ範囲 pp.-
ページ数 6
発行日