| 講演名 | 2009-03-04 トレリスシェイピングを用いたPSK信号のピーク電力低減法のFPGA実装及び性能評価(移動通信ワークショップ) 北川 裕之, 棚橋 誠, 落合 秀樹, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年の通信システムへの最も大きな需要は,大容量化である.その流れの中で,周波数利用効率および電力利用効率が優れた方式が模索されている.しかし,一般に周波数利用効率のよい方式では,信号のピーク電力の変動が大きくなるために,電力増幅器による高効率な線形増幅が困難になる.この傾向はOFDMなどのマルチキャリア方式において顕著に現れる.そのため,次世代移動体通信の上り回線では周波数等化と組み合わされたシングルキャリア方式の適用が有力とされている.シングルキャリア方式において周波数利用効率を高める手段には波形整形フィルタのロールオフ係数を下げることが有効であるが,その結果,シングルキャリア方式においても無視することのできないピーク電力が発生する.そこで著者らは,トレリスシェイピングを用いたシングルキャリアPSK変調に対するピーク電力低減手法を提案し,ハードウェア実装を行ってきた.本稿では,提案手法をハードウェア記述言語を用いてFPGA回路上で実装し,その実測値とコンピュータシミュレーションの結果との比較を通して,提案手法の性能を評価する. |
| 抄録(英) | Single-carrier (SC) transmission is considered as a promising candidate for the uplink of the next generation mobile systems due to its relatively low peak-to-average power ratio (PAR) compared to multi-carrier modulation such as orthogonal frequency division multiplexing (OFDM). In SC systems, bandwidth efficiency can be effectively enhanced by the use of waveform shaping filter with a low roll-off factor. However, as a price, the pulse-shaped signals incur non-negligible increase of PAR, even in the case of phase shift keying (PSK) modulations. To balance both the low PAR and the high bandwidth efficiency, the authors have proposed a PAR reduction technique for SC-PSK systems based on trellis shaping. In order to investigate the feasibility of the proposed trellis shaping system, we have implemented a transmitter by using Field Programmable Gate Array (FPGA). In this paper, we evaluate its effectiveness through testbed experiments with an RF power amplifier (PA). |
| キーワード(和) | トレリスシェイピング / シングルキャリア / PSK / ピーク電力 / FPGA |
| キーワード(英) | Trellis Shaping / Single-Carrier / PSK / Peak Power / FPGA |
| 資料番号 | RCS2008-214 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RCS |
|---|---|
| 開催期間 | 2009/2/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Radio Communication Systems (RCS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | トレリスシェイピングを用いたPSK信号のピーク電力低減法のFPGA実装及び性能評価(移動通信ワークショップ) |
| サブタイトル（和） | |
| タイトル（英） | FPGA Implementation of Trellis Shaping to Control Peak Power for PSK Signals and its Performance Evaluation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | トレリスシェイピング / Trellis Shaping |
| キーワード(2)（和/英） | シングルキャリア / Single-Carrier |
| キーワード(3)（和/英） | PSK / PSK |
| キーワード(4)（和/英） | ピーク電力 / Peak Power |
| キーワード(5)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 北川 裕之 / Hiroyuki KITAGAWA |
| 第 1 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 第 2 著者 氏名（和/英） | 棚橋 誠 / Makoto TANAHASHI |
| 第 2 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 第 3 著者 氏名（和/英） | 落合 秀樹 / Hideki OCHIAI |
| 第 3 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 発表年月日 | 2009-03-04 |
| 資料番号 | RCS2008-214 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 445 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |