| 講演名 | 2009-03-12 FPGA実装された暗号回路に対するビット値に着目した電力差分解析(DPA)実験(暗号処理回路,システムオンシリコンを支える設計技術) 奥山 一樹, 小島 憲司, 牧野 友輝, 藤野 毅, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | サイドチャネル攻撃評価用FPGAボード(SASEBO)とオシロスコープを使用すると,ブロック暗号回路動作時の消費電力の統計解析による鍵の推定,すなわち差分電力解析(DPA)を比較的容易に実証実験できる.しかしながら,FPGAボードでDES暗号回路を実装した場合,選択関数としてS-Boxの入出力ビットの値を使用する「ビット値型DPA」による鍵推定は困難であると言われており,一般にはラウンド間でのレジスタの遷移を選択関数とする「ビット遷移型DPA」が用いられる.本研究では,FPGA上のS-Box回路を構成する際に,ASICと同じプリミティブゲートを用いて実装する手法を導入したことによりFPGAボード上でも「ビット値型DPA」が成功することを確認した.またビット遷移型DPAに対してはランダムマスク併用S-Box入力初期化対策が有効であることを確認したので報告する. |
| 抄録(英) | DPA side-channel attack is the encryption-key estimation method by the statistical analysis on circuit consumption power. It is not a difficult experiment using an oscilloscope and a dedicated FPGA (SASEBO) board. The "bit-value type DPA", in which the value of input or output bit of S-Box is used as selection function, is said to be difficult on the FPGA implementation. So, the "bit-transition type DPA", in which the transition of register value between different round is used as a selection function, is used in the DPA experiment on a FPGA board. In this study, we report that the "bit-value type DPA" is successfully demonstrated by the method, in which S-Boxes are composed of ASIC-type primitive gates. In addition, the countermeasure against the "bit-transition type DPA" is confirmed by the method, in which the random masking with rest-sequence is applied to the input of S-Box. |
| キーワード(和) | サイドチャネル攻撃 / 電力差分解析 / DPA / FPGA / DES / SASEBO |
| キーワード(英) | Side Channel Attack / Differential Power Analysis / DPA / FPGA / DES / SASEBO |
| 資料番号 | VLD2008-141 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2009/3/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGA実装された暗号回路に対するビット値に着目した電力差分解析(DPA)実験(暗号処理回路,システムオンシリコンを支える設計技術) |
| サブタイトル（和） | |
| タイトル（英） | Differential Power Analysis of bit-value against cipher implementation on FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | サイドチャネル攻撃 / Side Channel Attack |
| キーワード(2)（和/英） | 電力差分解析 / Differential Power Analysis |
| キーワード(3)（和/英） | DPA / DPA |
| キーワード(4)（和/英） | FPGA / FPGA |
| キーワード(5)（和/英） | DES / DES |
| キーワード(6)（和/英） | SASEBO / SASEBO |
| 第 1 著者 氏名（和/英） | 奥山 一樹 / Kazuki OKUYAMA |
| 第 1 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate school of Science and Engineering, Ritsumeikan University |
| 第 2 著者 氏名（和/英） | 小島 憲司 / Kenji KOJIMA |
| 第 2 著者 所属（和/英） | 立命館大学理工学部 Faculty of Science and Engineering, Ritsumeikan University |
| 第 3 著者 氏名（和/英） | 牧野 友輝 / Yuki MAKINO |
| 第 3 著者 所属（和/英） | 立命館大学理工学部 Faculty of Science and Engineering, Ritsumeikan University |
| 第 4 著者 氏名（和/英） | 藤野 毅 / Takeshi FUJINO |
| 第 4 著者 所属（和/英） | 立命館大学理工学部 Faculty of Science and Engineering, Ritsumeikan University |
| 発表年月日 | 2009-03-12 |
| 資料番号 | VLD2008-141 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 478 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |