| 講演名 | 2009-03-11 イニシエーション・インターバルとアロケーションの制約下における総面積最小を目的としたパイプライン・スケジューリング手法(高位・論理合成,システムオンシリコンを支える設計技術) 小玉 翔, 松永 裕介, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では,パイプライン回路を対象とした動作合成における,スループット制約下での回路の総面積最小化を目的としたパイプラインスケジューリング手法を提案する.既存手法の多くがリソース制約とイニシエーション・インターバルの制約下でパイプラインスケジューリングを行うのに対して,提案手法ではアロケーションとイニシエーション・インターバルの制約下でパイプラインスケジューリングを行う.そのため,リソース制約が原因となって実行可能解が得られないという問題が発生しない.また,各演算を割り当て可能なクロックサイクルがリソース制約によって制限されないため,各種の演算器の面積とレジスタの面積を考慮し,回路の総面積が小さくなるようにパイプラインスケジューリングを行うことが可能である.実験の結果,提案手法は既存手法に対して回路の総面積を平均で約30%削減し,実行時間も実用の範囲内であった. |
| 抄録(英) | In this paper, a pipeline scheduling algorithm for minimizing total circuit area under throughput constraint is presented for behavioral synthesis targeted for pipelined circuit. While most previous works perform pipeline scheduling with constraints of initiation interval and resource, proposed method performs pipeline scheduling with constraints of allocation and initiation interval. Therefore, the cituation in which a feasible solution cannot be achieved because of resource constraint is not occured in proposed method. Additionally, pipeline scheduling for minimizing total circuit area can be performed with considering area of each type of functional unit and register because clock cycles to which each operation can be bound is not limited by resource constraint. Experimental results show that proposed method can reduce total circuit area by about 30% on an average compared to previous methods. Also, computation time of proposed method is well with in utility. |
| キーワード(和) | 動作合成 / パイプライン合成 / パイプラインスケジューリング |
| キーワード(英) | Behavioral Synthesis / Pipeline Synthesis / Pipeline Scheduling |
| 資料番号 | VLD2008-131 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2009/3/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | イニシエーション・インターバルとアロケーションの制約下における総面積最小を目的としたパイプライン・スケジューリング手法(高位・論理合成,システムオンシリコンを支える設計技術) |
| サブタイトル（和） | |
| タイトル（英） | Area Optimized Pipeline Scheduling with Initiation Interval and Allocation Constraints |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動作合成 / Behavioral Synthesis |
| キーワード(2)（和/英） | パイプライン合成 / Pipeline Synthesis |
| キーワード(3)（和/英） | パイプラインスケジューリング / Pipeline Scheduling |
| 第 1 著者 氏名（和/英） | 小玉 翔 / Sho KODAMA |
| 第 1 著者 所属（和/英） | 九州大学システム情報科学府情報理学専攻 Graduate Schoool of Infomation Science and Electrical Engineering, Kyushu University |
| 第 2 著者 氏名（和/英） | 松永 裕介 / Yusuke MATSUNAGA |
| 第 2 著者 所属（和/英） | 九州大学システム情報科学研究院情報工学部門 Faculty Schoool of Infomation Science and Electrical Engineering, Kyushu University |
| 発表年月日 | 2009-03-11 |
| 資料番号 | VLD2008-131 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 478 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |