| 講演名 | 2009-03-11 可変式順序制約付レジスタ割り当て問題のアルゴリズム(高位・論理合成,システムオンシリコンを支える設計技術) 井上 恵介, 金子 峰雄, 岩垣 剛, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 半導体製造プロセスの微細集積化に伴い,遅延ばらつきの問題が顕在化している.集積回路のデータパス合成において,遅延ばらつきの下でホールド条件を保証するための順序クロッキングに基づいたレジスタ割り当てが著者らによって提案されている.一方,この方式に基づいて合成されたデータパスはレジスタ数が増加する傾向がある.レジスタ数は面積増加や消費電力増加の一因となるため最小化することが望ましいが,この場合のレジスタ数最小化問題はNP困難であって最小化自体が難しく,また,得られる解における従来手法と比較したレジスタ数の増加は少なくない.本稿では,制御ステップごとにレジスタ間順序の変更が許される場合の順序制約付レジスタ割り当て(可変式順序制約付レジスタ割り当て)について考える.可変式順序制約付レジスタ割り当てにおいてレジスタ数最小化問題を解く多項式時間アルゴリズムを提案し,さらに任意の入力インスタンスに対してデータのライフタイムの最大重なり幅より高々1個多いレジスタ数にてレジスタ割り当てが可能であることを示した. |
| 抄録(英) | With the advance of process technology, delay variations have become a serious problem. Recently, the register assignment based on Backward-Data-Direction (BDD) clocking technique in datapath synthesis has been proposed for ensuring the hold timing constraints under delay variations. A major drawback of this datapath, it tends to increase the number of registers. In this paper, we consider the problem using BDD clocking which can be changed the direction with each control step, named adjustable clocking. In this case, we show a polynomial time algorithm to solve the register minimization problem, and the number of required registers is equal to the number of maximum data life-time overlaps plus at most one. |
| キーワード(和) | データパス合成 / 遅延ばらつき / ホールド条件 / 可変式順序クロッキング |
| キーワード(英) | Datapath synthesis / delay variation / hold timing constraint / adjustable clocking |
| 資料番号 | VLD2008-130 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2009/3/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | 可変式順序制約付レジスタ割り当て問題のアルゴリズム(高位・論理合成,システムオンシリコンを支える設計技術) |
| サブタイトル（和） | |
| タイトル（英） | Adjustable Safe Clocking and Relevant Register Assignment in Datapath Synthesis |
| サブタイトル（和） | |
| キーワード(1)（和/英） | データパス合成 / Datapath synthesis |
| キーワード(2)（和/英） | 遅延ばらつき / delay variation |
| キーワード(3)（和/英） | ホールド条件 / hold timing constraint |
| キーワード(4)（和/英） | 可変式順序クロッキング / adjustable clocking |
| 第 1 著者 氏名（和/英） | 井上 恵介 / Keisuke INOUE |
| 第 1 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 School of Information Science, Japan Advanced Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 金子 峰雄 / Mineo KANEKO |
| 第 2 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 School of Information Science, Japan Advanced Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 岩垣 剛 / Tsuyoshi IWAGAKI |
| 第 3 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 School of Information Science, Japan Advanced Institute of Science and Technology |
| 発表年月日 | 2009-03-11 |
| 資料番号 | VLD2008-130 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 478 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |