| 講演名 | 2009-03-11 VLIW型DSP SPXK5の条件実行を考慮した最適コードスケジューリング(コンパイラ,システムオンシリコンを支える設計技術) 山本 哲也, 石浦 菜岐佐, 久村 孝寛, 池川 将夫, 今井 正治, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では,ディジタル信号処理プロセッサSPXK5に対し,詳細なデータパス構成および命令の条件実行まで考慮した最適コードスケジューリングの手法を提案する.SPXK5は画像処理や通信におけるディジタル信号処理を効率良く実行するための命令セットを有するVLIW(Very Long Instruction Word)型DSPで,1実行パケットで最大4演算を並列に実行できる.本稿のコードスケジューリングは,SPXK5のアセンブリプログラムの基本ブロックを表すデータフローグラフ(DFG)を入力として,実行パケット,演算器,レジスタ,フォワーディング等に関する制約を考慮して,0-1線形整数計画法によって実行サイクル数を厳密に最小化するコードを求める.また,条件実行演算のスケジューリングは条件の合併・分割,条件の排他性も考慮した最適化を行う.準ブール充足可能判定ソルバーPBSを用いて解を求めた結果,20演算程度のDFGに対して現実的な時間内で最適解を求めることができた. |
| 抄録(英) | This article presents an optimum code scheduling method for digital signal processor SPXK5 taking account of its architectural details and conditional execution. SPXK5 is a VLIW (very long instruction word) processor dedicated for digital signal processing application which can execute up to four operations per execution packet. The proposed scheduling method takes a DFG (dataflow graph) representing a basic block as input and attempts to find the optimum code, in terms of the execution cycles, by solving 0-1 integer linear programming taking all the architectural issues into account such as the structural constraints regarding the pipeline, the size of the execution packet, the capacity of the register files, etc. It also exploits grouping/ungrouping and exclusiveness of predicated operations to optimize the code. In a preliminary experiment an implemented scheduler using a pseudo Boolean satisfiability solver PBS successfully found the optimum scheduling for DFGs with about 20 operations within a feasible CPU time. |
| キーワード(和) | VLIW型DSP / SPXK5 / コードスケジューリング / コード最適化 / 条件実行 |
| キーワード(英) | VLIW DSP / SPXK5 / code scheduling / code optimization / condition execution |
| 資料番号 | VLD2008-126 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2009/3/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | VLIW型DSP SPXK5の条件実行を考慮した最適コードスケジューリング(コンパイラ,システムオンシリコンを支える設計技術) |
| サブタイトル（和） | |
| タイトル（英） | Optimum Code Scheduling for VLIW DSP SPXK5 considering Conditional Execution |
| サブタイトル（和） | |
| キーワード(1)（和/英） | VLIW型DSP / VLIW DSP |
| キーワード(2)（和/英） | SPXK5 / SPXK5 |
| キーワード(3)（和/英） | コードスケジューリング / code scheduling |
| キーワード(4)（和/英） | コード最適化 / code optimization |
| キーワード(5)（和/英） | 条件実行 / condition execution |
| 第 1 著者 氏名（和/英） | 山本 哲也 / Tetsuya YAMAMOTO |
| 第 1 著者 所属（和/英） | 関西学院大学理工学部 Kwansei Gakuin University |
| 第 2 著者 氏名（和/英） | 石浦 菜岐佐 / Nagisa ISHIURA |
| 第 2 著者 所属（和/英） | 関西学院大学理工学部 Kwansei Gakuin University |
| 第 3 著者 氏名（和/英） | 久村 孝寛 / Takahiro KUMURA |
| 第 3 著者 所属（和/英） | 日本電気株式会社システムIPコア研究所 NEC Corporation |
| 第 4 著者 氏名（和/英） | 池川 将夫 / Masao IKEKAWA |
| 第 4 著者 所属（和/英） | 日本電気株式会社システムIPコア研究所 NEC Corporation |
| 第 5 著者 氏名（和/英） | 今井 正治 / Masaharu IMAI |
| 第 5 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Osaka University |
| 発表年月日 | 2009-03-11 |
| 資料番号 | VLD2008-126 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 478 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |