| 講演名 | 2009-03-05 システムレベル設計における並列動作の同期に関するデバッグ支援手法(デバック,組込技術とネットワークに関するワークショップETNET2009) 原田 裕基, 西原 佑, 松本 剛史, 藤田 昌宏, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 上位設計記述においては、並列動作や同期・通信を用いて設計が記述される。本研究では、同期設計の誤りによりデッドロック等の不具合がある設計のデバッグを支援する手法を提案する。具体的には、デッドロック等の不具合の原因になっている同期設計が、どのような条件下で同期されるか(または、デッドロックとなるか)を静的に解析し、その条件を出力する。SpecCで記述された並列エレベータコントローラによる実験を通して、提案手法により出力された条件によって、並列動作するプロセス間の同期が設計者の意図通りになっているかを確認することが出来ることを確認した。 |
| 抄録(英) | There are many high-level designs contain parallel execution, synchronization, or communication, and they are often error-prone. In this work, we propose a debugging support method for designs with improper synchronization. We derive a safe condition by static analysis in which synchronization works properly under the target design. The experiment with an elevator controller containing parallel executions shows that we can easily check whether synchronization works as the designer intended or not, by using the derived condition. |
| キーワード(和) | システムレベル設計 / 同期検証 / 記号シミュレーション |
| キーワード(英) | System level design / Synchronization verification / Symbolic simulation |
| 資料番号 | CPSY2008-94,DC2008-85 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2009/2/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | システムレベル設計における並列動作の同期に関するデバッグ支援手法(デバック,組込技術とネットワークに関するワークショップETNET2009) |
| サブタイトル（和） | |
| タイトル（英） | Debugging Support for Synchronization of Parallel Execution in System Level Designs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | システムレベル設計 / System level design |
| キーワード(2)（和/英） | 同期検証 / Synchronization verification |
| キーワード(3)（和/英） | 記号シミュレーション / Symbolic simulation |
| 第 1 著者 氏名（和/英） | 原田 裕基 / Hiroki HARADA |
| 第 1 著者 所属（和/英） | 東京大学工学部電子工学科 Dept. of Electronics Engineering, Faculty of Engineering, The University of Tokyo |
| 第 2 著者 氏名（和/英） | 西原 佑 / Tasuku NISHIHARA |
| 第 2 著者 所属（和/英） | 東京大学大学院工学系研究科電子工学専攻 Dept. of Electronics Engineering, Graduate School of Engineering, The University of Tokyo |
| 第 3 著者 氏名（和/英） | 松本 剛史 / Takeshi MATSUMOTO |
| 第 3 著者 所属（和/英） | 東京大学大規模集積システム設計教育研究センター VLSI Design and Education Center, The University of Tokyo |
| 第 4 著者 氏名（和/英） | 藤田 昌宏 / Masahiro FUJITA |
| 第 4 著者 所属（和/英） | 東京大学大規模集積システム設計教育研究センター:科学技術振興機構戦略的創造研究推進事業 VLSI Design and Education Center, The University of Tokyo:Core Research for Evolutional Science and Technology, Japan Science and Technology Agency |
| 発表年月日 | 2009-03-05 |
| 資料番号 | CPSY2008-94,DC2008-85 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 463 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |