| 講演名 | 2009-03-06 MXコアにおける部分積剰余を用いたRSA暗号の実装(応用,組込技術とネットワークに関するワークショップETNET2009) 黒木 渉, 飯田 全広, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | MXコアは細粒度の演算器(PE:Processing Element)を複数搭載した超並列SIMD(Single Instruction Multiple Data)型プロセッサである.MXコアは処理対象をマルチメディア処理としており,データサイズが数千ビットの多倍長整数を扱うアプリケーションの実装は想定していない.本稿では,多倍長整数演算を扱う公開鍵暗号方式の一種であるRSA暗号の暗号化処理を取り上げ,部分積剰余を用いたMXコアへの実装方法の提案と評価結果について報告する.シミュレーション結果より,鍵長2,048ビットRSA暗号の暗号化処理のスループットは1,550kbps(MXコア200MHz動作時)との結果が得られ,従来の実装手法と比較するとサイクル数は31.7%の削減,スループットは2.92倍の速度向上が得られた. |
| 抄録(英) | MX Core is a massively parallel SIMD (Single Instruction Multiple Data) type processor which have fine-grained computing units (PE: Prpcessing Element). The main target of operation in MX Core is multimedia processing. Therefore the MX core does not assume the implementation of the application that handle the multiprecision integer with several thousands bits. In this paper, we focus on the RSA encryption which is a kind of public-key crypto system with multiprecision integer arithmetic operation. Then we report the implementation method of the RSA encryption, which use the interleaved modular multiplication, and describe the evaluation result. From the simulation result, the throughput of 2,048-bit RSA encryption reaches to 1,550kbps on the MX Core that the processing frequency is 200MHz. As compared with the conventional implementation, the number of cycles is reduced by 31.7% and the throughput has improved 2.92 times. |
| キーワード(和) | MXコア / RSA暗号 / SIMD |
| キーワード(英) | MX Core / RSA / SIMD |
| 資料番号 | CPSY2008-102,DC2008-93 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2009/2/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | MXコアにおける部分積剰余を用いたRSA暗号の実装(応用,組込技術とネットワークに関するワークショップETNET2009) |
| サブタイトル（和） | |
| タイトル（英） | A implementation of RSA encryption using Interleaved Modular Multiplication for MX Core |
| サブタイトル（和） | |
| キーワード(1)（和/英） | MXコア / MX Core |
| キーワード(2)（和/英） | RSA暗号 / RSA |
| キーワード(3)（和/英） | SIMD / SIMD |
| 第 1 著者 氏名（和/英） | 黒木 渉 / Wataru KUROKI |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Department of Mathematics and Computer Science, Graduate School of Science and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 2 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Department of Mathematics and Computer Science, Graduate School of Science and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 3 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Department of Mathematics and Computer Science, Graduate School of Science and Technology, Kumamoto University |
| 発表年月日 | 2009-03-06 |
| 資料番号 | CPSY2008-102,DC2008-93 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 464 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |