講演名 2009-03-05
マルチコアCPUによるIPsecの実装検討(パラレル,インターネットと情報倫理教育,一般)
辻村 達徳, 竹内 清史,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 次世代のインターネットプロトコルであるIPv6で必須とされるIPsec(IP Security Protocol)を用いた暗号通信では、通信の高速化に伴い、暗号認証処理の負荷増大が問題となりつつある。そして、暗号認証処理で使用する暗号アルゴリズムとしてはブロック暗号が知られているが、伝送効率の高さからストリーム暗号が用いられる場合がある。一方で組み込み機器の分野では、シングルコアCPUの性能向上限界に伴い、複数コアを用いた分散処理により処理性能を向上させるマルチコアCPUの普及が進んでいる。本稿では、スループット1Gbpsを実現するIPv6/ストリーム暗号に対応したIPsecのマルチコアCPUへの実装方式の紹介と、実機での評価結果を報告する。
抄録(英) In this paper, we introduce an implementation of IPsec with IPv6/stream cipher that achieves throughput 1Gbps for Multi-Core CPU, and we reports on the evaluation. In the evaluation, it was implemented for the CPU that had 16 MIPS64 cores (500MHz), and it achieved throughput 1Gbps when the packets that the frame length was over 1024 bytes were processed.
キーワード(和) IPsec / マルチコア / 暗号通信 / VPN
キーワード(英) IPsec / Multi-Core / Encrypt Communication / Virtual Private Network
資料番号 SITE2008-45,IA2008-68
発行日

研究会情報
研究会 IA
開催期間 2009/2/26(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Internet Architecture(IA)
本文の言語 JPN
タイトル(和) マルチコアCPUによるIPsecの実装検討(パラレル,インターネットと情報倫理教育,一般)
サブタイトル(和)
タイトル(英) A Study on Implementation of IPsec for Multi-Core CPU
サブタイトル(和)
キーワード(1)(和/英) IPsec / IPsec
キーワード(2)(和/英) マルチコア / Multi-Core
キーワード(3)(和/英) 暗号通信 / Encrypt Communication
キーワード(4)(和/英) VPN / Virtual Private Network
第 1 著者 氏名(和/英) 辻村 達徳 / Tatsunori TSUJIMURA
第 1 著者 所属(和/英) 三菱電機(株)情報技術総合研究所
Information Technology R & D Center, Mitsubishi Electric Corporation
第 2 著者 氏名(和/英) 竹内 清史 / Kiyofumi TAKEUCHI
第 2 著者 所属(和/英) 三菱電機(株)情報技術総合研究所
Information Technology R & D Center, Mitsubishi Electric Corporation
発表年月日 2009-03-05
資料番号 SITE2008-45,IA2008-68
巻番号(vol) vol.108
号番号(no) 460
ページ範囲 pp.-
ページ数 6
発行日