講演名 2009-04-14
スピントランジスタを用いた積層型NAND MRAMの設計法の検討(メモリ技術)
玉井 翔人, 渡辺 重佳,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) ユニバーサルメモリの特徴である低コスト、高速性能、不揮発性を併せ持つスピントランジスタを積層した積層型NAND MRAMを新たに提案した。メモリセルには3方向から書き込みビット線を取り囲む形のSGT型のスピントランジスタを導入し、9F^2の微細なセル面積での従来の磁界書き込み方式での書き込みを可能にする。読み出し方式として選択メモリセルと非選択メモリセルのゲート電圧を最適化する新方式を導入した。メモリセルを64層積層する事によりDRAMと同程度の高速性能と、積層型NANDフラッシュメモリと同程度の低コストが実現出来る可能性がある事を示した。
抄録(英) Study for design technology of stacked NAND type MRAM using spin transistor has been described. Memory cell using surrounded write bit line which enable to use conventional write operation with magnetic field and small cell. area of 9F^2 have been newly developed. Furthermore, optimized bias voltage scheme for the gate of selected and path memory cell has been adopted. Using these technology large stacked number of 64 more than that of flash memory and fast read time of less than 60ns have been realized.
キーワード(和) 不揮発性メモリ / MRAM / スピントランジスタ / 積層型NAND / ユニバーサルメモリ
キーワード(英) Non-volatile / MRAM / spin transistor / stacked NAND structure / universal memory
資料番号 ICD2009-12
発行日

研究会情報
研究会 ICD
開催期間 2009/4/6(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) スピントランジスタを用いた積層型NAND MRAMの設計法の検討(メモリ技術)
サブタイトル(和)
タイトル(英) Study for Design Technology of stacked NAND type MRAM using spin transistor
サブタイトル(和)
キーワード(1)(和/英) 不揮発性メモリ / Non-volatile
キーワード(2)(和/英) MRAM / MRAM
キーワード(3)(和/英) スピントランジスタ / spin transistor
キーワード(4)(和/英) 積層型NAND / stacked NAND structure
キーワード(5)(和/英) ユニバーサルメモリ / universal memory
第 1 著者 氏名(和/英) 玉井 翔人 / Shoto TAMAI
第 1 著者 所属(和/英) 湘南工科大学情報工学科
Department of Information Science, Shonan Institute of Technology
第 2 著者 氏名(和/英) 渡辺 重佳 / Shigeyoshi WATANABE
第 2 著者 所属(和/英) 湘南工科大学情報工学科
Department of Information Science, Shonan Institute of Technology
発表年月日 2009-04-14
資料番号 ICD2009-12
巻番号(vol) vol.109
号番号(no) 2
ページ範囲 pp.-
ページ数 6
発行日