講演名 | 2009-04-14 積層方式NAND構造1トランジスタ型FeRAMの設計方法の検討(メモリ技術) 菅野 孝一, 渡辺 重佳, |
---|---|
PDFダウンロードページ | ![]() |
抄録(和) | 強誘電体を用いた積層方式NAND構造1トランジスタ型FeRAMを新たに提案した。読出し時に通過メモリセルのゲートにパルス入力を印加する方式が高速読出しに有効である事を示した。通過メキリのゲートに分極反転が起きない短時間の高電圧パルスを印加することにより、フラッシュメモリと同程度以上の積層数(16)と数十ns以下の高速読出し時間を実現できる。新たに提案したパルス入力方式は、次世代のユニバーサルメモリを実現する技術として有望である。 |
抄録(英) | Stacked type NAND structure 1 transistor FeRAM has been newly proposed. By using thee new read scheme featured by the pulse input for passed cell during read operation the high speed read operation can be achieved without sacrificing cell reliability. With the new read scheme fast read time of 10-20ns can be realized even if large stacked number of 16 has been adopted. This pulse input scheme is promising candidates for reading high speed stacked type NAND of structure 1 transistor FeRAM. |
キーワード(和) | 不揮発性メモリ / FeRAM / 強誘電体 / 積層方式NAND構造 |
キーワード(英) | Non-volatile memory / FeRAM / ferroelectric / stacked NAND structure |
資料番号 | ICD2009-11 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 2009/4/6(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 積層方式NAND構造1トランジスタ型FeRAMの設計方法の検討(メモリ技術) |
サブタイトル(和) | |
タイトル(英) | Reading method of NAND type 1-transistor FeRAM with pulse input |
サブタイトル(和) | |
キーワード(1)(和/英) | 不揮発性メモリ / Non-volatile memory |
キーワード(2)(和/英) | FeRAM / FeRAM |
キーワード(3)(和/英) | 強誘電体 / ferroelectric |
キーワード(4)(和/英) | 積層方式NAND構造 / stacked NAND structure |
第 1 著者 氏名(和/英) | 菅野 孝一 / Koichi Sugano |
第 1 著者 所属(和/英) | 湘南工科大学情報工学科 Department of Information Science, Shonan Institute of Technology |
第 2 著者 氏名(和/英) | 渡辺 重佳 / Shigeyoshi Watanabe |
第 2 著者 所属(和/英) | 湘南工科大学情報工学科 Department of Information Science, Shonan Institute of Technology |
発表年月日 | 2009-04-14 |
資料番号 | ICD2009-11 |
巻番号(vol) | vol.109 |
号番号(no) | 2 |
ページ範囲 | pp.- |
ページ数 | 5 |
発行日 |