講演名 | 2009-05-15 配線性とアクティビティを利用するFPGAの低消費電力化クラスタリング手法(高信頼化技術・設計技術) 江藤 淳哉, 尼崎 太樹, 飯田 全広, 末吉 敏則, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | FPGA(Field Programmable Gate Array)は高い柔軟性を備えているが,専用回路であるASIC(Application Specific Integrated Circuit)に比べ消費電力が大きいという問題がある.現在,FPGAの製造プロセスはディープサブミクロン時代を迎えており,消費電力における静的電力の割合が相対的に大きくなっている.そのため,消費電力を削減するためには,動的電力だけでなく静的電力も削減する必要がある.この問題のEDA(Electronic Design Automation)レベルでの改善として,本稿ではクラスタベースFPGAにおいて動的電力の削減としてアクティビティを考慮し,また静的電力の削減として配線性を考慮したクラスタリングを行う.その結果,消費電力をT-RPackと比較して平均で26.1%,P-T-VPackと比較して平均で1.7%改善することができた. |
抄録(英) | Although FPGA (Field Programmable Gate Array) has high flexibility, there is a problem that power consumption is larger than ASIC (Application Specific Integrated Circuit). The manufacturing process of FPGA faces the deep-sub-micron era, and the proportion of a static power in power consumption is growing relatively now. Therefore, it is necessary to reduce not only a dynamic power but also a static power to improve power consumption. As an improvement at the EDA (Electronic Design Automation) level of this problem, we propose a new power-aware clustering tool using both activity as a reduction of the dynamic power and routability as a reduction of the static power for cluster-based FPGA. As a result, the average power improvement is 26.1% over T-RPack and 1.7% over P-T-VPack. |
キーワード(和) | クラスタリング / クラスタベースFPGA / 低消費電力 / アクティビティ / 配線性 |
キーワード(英) | clustering / cluster-based FPGA / low-power / switching activity / routability |
資料番号 | RECONF2009-10 |
発行日 |
研究会情報 | |
研究会 | RECONF |
---|---|
開催期間 | 2009/5/7(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Reconfigurable Systems (RECONF) |
---|---|
本文の言語 | JPN |
タイトル(和) | 配線性とアクティビティを利用するFPGAの低消費電力化クラスタリング手法(高信頼化技術・設計技術) |
サブタイトル(和) | |
タイトル(英) | A low-power clustering tool using both routability and activity for FPGAs |
サブタイトル(和) | |
キーワード(1)(和/英) | クラスタリング / clustering |
キーワード(2)(和/英) | クラスタベースFPGA / cluster-based FPGA |
キーワード(3)(和/英) | 低消費電力 / low-power |
キーワード(4)(和/英) | アクティビティ / switching activity |
キーワード(5)(和/英) | 配線性 / routability |
第 1 著者 氏名(和/英) | 江藤 淳哉 / Junya ETO |
第 1 著者 所属(和/英) | 熊本大学大学院自然科学研究科 Department of Computer Science and Electrical Engineering, Graduate School of Science and Technology, Kumamoto University |
第 2 著者 氏名(和/英) | 尼崎 太樹 / Motoki AMAGASAKI |
第 2 著者 所属(和/英) | 熊本大学大学院自然科学研究科 Department of Computer Science and Electrical Engineering, Graduate School of Science and Technology, Kumamoto University |
第 3 著者 氏名(和/英) | 飯田 全広 / Masahiro IIDA |
第 3 著者 所属(和/英) | 熊本大学大学院自然科学研究科 Department of Computer Science and Electrical Engineering, Graduate School of Science and Technology, Kumamoto University |
第 4 著者 氏名(和/英) | 末吉 敏則 / Toshinori SUEYOSHI |
第 4 著者 所属(和/英) | 熊本大学大学院自然科学研究科 Department of Computer Science and Electrical Engineering, Graduate School of Science and Technology, Kumamoto University |
発表年月日 | 2009-05-15 |
資料番号 | RECONF2009-10 |
巻番号(vol) | vol.109 |
号番号(no) | 26 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |