| 講演名 | 2009-05-14 MePの拡張機能を用いた再構成型プロセッサHy-DiSCの性能評価(リコンフィギャラブルアーキテクチャ) 梅田 賢一, 内田 琢郎, 谷川 一哉, 弘中 哲夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々は,ストリーミング処理向けの再構成型プロセッサとしてHy-DiSCプロセッサの開発を行っている.Hy-DiSCプロセッサは逐次処理やDS-HIEプロセッサの制御を行うMePとストリーミング処理を行うDS-HIEプロセッサから構成されている.そして,MePとDS-HIEプロセッサの協調動作時においてはMePがDS-HIEプロセッサへ絶えずデータ供給し,ストリーミング処理によってスループットを向上させている.しかし,スループット向上のために絶えずデータ供給することにより,頻繁にメモリアクセスが発生する.これにより,キャッシュミスが発生した場合,データ供給間隔が増大し,スループットが低下する.そのため,効率的なメモリアクセス方法について検討する必要がある.そこで,本稿ではHy-DiSCシミュレータを開発し,キャッシュサイズによるデータ投入間隔,キャッシュサイズを考慮したデータ転送の2つの項目について評価した.その結果,キャッシュサイズにおける処理性能の低下は少ないが,MePによるデータ投入部分の制御がボトルネックになっていることが分かった. |
| 抄録(英) | We have developed the reconfigurable processor Hy-DiSC for stream processing. Hy-DiSC processor consists of MeP and DS-HIE processor: MeP executes serial part of program and controls DS-HIE processor, and DS-HIE processor executes stream processing part of program. In cooperation of MeP and DS-HIE processor, MeP needs to constantly supply data to DS-HIE processor to achieve high throughput. But it needs frequent memory access. If frequent cache miss is occurred on the memory access, the throughput was reduced by the increase of the latency of data supplying. Therefore it is important to consider about the efficiency of memory access for Hy-DiSC processor. This paper shows two evaluations about memory accesses: data transfer latency on different cache size, and execution cycles on different data block size. To evaluate these effects by memory access, we have developed Hy-DiSC simulator. From the results, the effect to performance caused by cache size was small, but we found that the bottleneck was the control of the DS-HIE processor executed by MeP. |
| キーワード(和) | 再構成型プロセッサ / Hy-DiSC / MeP / メモリアクセス / 性能評価 |
| キーワード(英) | Reconfigurable Processor / Hy-DiSC / MeP / Memory Access / Performance Evaluation |
| 資料番号 | RECONF2009-1 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2009/5/7(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | MePの拡張機能を用いた再構成型プロセッサHy-DiSCの性能評価(リコンフィギャラブルアーキテクチャ) |
| サブタイトル（和） | |
| タイトル（英） | Performance Evaluation of Reconfigurable Processor Hy-DiSC based on MeP Hardware Extension |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 再構成型プロセッサ / Reconfigurable Processor |
| キーワード(2)（和/英） | Hy-DiSC / Hy-DiSC |
| キーワード(3)（和/英） | MeP / MeP |
| キーワード(4)（和/英） | メモリアクセス / Memory Access |
| キーワード(5)（和/英） | 性能評価 / Performance Evaluation |
| 第 1 著者 氏名（和/英） | 梅田 賢一 / Ken'ichi UMEDA |
| 第 1 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 第 2 著者 氏名（和/英） | 内田 琢郎 / Takuro UCHIDA |
| 第 2 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 第 3 著者 氏名（和/英） | 谷川 一哉 / Kazuya TANIGAWA |
| 第 3 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 第 4 著者 氏名（和/英） | 弘中 哲夫 / Tetsuo HIRONAKA |
| 第 4 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 発表年月日 | 2009-05-14 |
| 資料番号 | RECONF2009-1 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 26 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |