| 講演名 | 2009-04-21 算術演算器を含む回路に対する高速なソフトエラー率評価手法(ディペンダブルコンピュータシステムとセキュリティ技術及び一般) 平田 元春, 吉村 正義, 松永 裕介, 安浦 寛人, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | ソフトエラーと呼ばれる放射線粒子によってLSIの一時的な誤動作が引き起こされる現象が確認されている.ソフトエラーに対する脆弱性を評価する指標の一つとして,単位時間当たりに誤った最終出力が発生する確率を表すSER(Soft Error Rate)が挙げられる.既存の厳密なSER評価手法の一つとして,故障シミュレーションを用いた論理ゲートレベルの評価手法が挙げられるが,最悪の場合回路規模の二乗に比例する実行時間が必要となる.提案手法では,組み合わせ回路内の算術演算器について,内部の論理ゲートレベルのシミュレーションを省略し,ワードレベルで算術演算を用いて演算器の出力を高速に計算する.また,演算器の内部でエラーが発生した場合,演算器内部で発生したエラーが演算器の出力へ与える影響を確率的に表したモデルを利用し,疑似的に演算器の出力パターンを生成することによって,SER評価の高速化を狙う.提案手法では,既存の手法による評価と比べて精度をほとんど落とすことなく,約4倍高速なSER評価が可能であることを確認した. |
| 抄録(英) | This paper describes soft errors which are errors in LSI that are due to external radiation. The soft error rate (SER) which means probability of invalid outputs per unit time is one of the estimetion measures for soft error tolerance of LSI. Logic level estimation method by the fault simulation can strict SER estimation technique. But If worst comes to worst, it costs time that is proportional to the square of scale of the circuit. The proposed technique can fast SER estimation by omission of logic level simulation in arithmetic units. If we know the input values of arithmetic units, we can calculate the output values of them at high speed by arithmetic operation. When error occured in arithmetic units, the proposed technique uses probabilistic medel about the error propagation to the output of them. The model generates output values of them artifically. The proposed technique aims at the speed-up of the SER estimation by using the model. Experimental result shows that the proposed technique can estimate about four times as fast as existing technique although the accuracy hardly falls. |
| キーワード(和) | ソフトエラー / SER / 故障シミュレーション / 算術演算器 |
| キーワード(英) | soft error / soft error rate (SER) / fault simulation / arithmetic unit |
| 資料番号 | CPSY2009-5,DC2009-5 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2009/4/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 算術演算器を含む回路に対する高速なソフトエラー率評価手法(ディペンダブルコンピュータシステムとセキュリティ技術及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Fast Soft Error Rate Estimation for Circuits Containing Arithmetic Units |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ソフトエラー / soft error |
| キーワード(2)（和/英） | SER / soft error rate (SER) |
| キーワード(3)（和/英） | 故障シミュレーション / fault simulation |
| キーワード(4)（和/英） | 算術演算器 / arithmetic unit |
| 第 1 著者 氏名（和/英） | 平田 元春 / Motoharu HIRATA |
| 第 1 著者 所属（和/英） | 九州大学大学院システム情報科学府 Graduate School of Information Science and Electrical Engineering, Kyushu University |
| 第 2 著者 氏名（和/英） | 吉村 正義 / Masayoshi YOSHIMURA |
| 第 2 著者 所属（和/英） | 九州大学大学院システム情報科学研究院 Faculty of Information Science and Electrical Engineering, Kyushu University |
| 第 3 著者 氏名（和/英） | 松永 裕介 / Yuusuke MATSUNAGA |
| 第 3 著者 所属（和/英） | 九州大学大学院システム情報科学研究院 Faculty of Information Science and Electrical Engineering, Kyushu University |
| 第 4 著者 氏名（和/英） | 安浦 寛人 / Hiroto YASUURA |
| 第 4 著者 所属（和/英） | 九州大学大学院システム情報科学研究院 Faculty of Information Science and Electrical Engineering, Kyushu University |
| 発表年月日 | 2009-04-21 |
| 資料番号 | CPSY2009-5,DC2009-5 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 12 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |