| 講演名 | 2009/2/2 新メッシュ構造および裏打ちめっき層による電源配線技術(配線・実装技術と関連材料技術) 伊藤 豊, 太田 行俊, 石川 和弘, 伊藤 史人, 柄谷 周子, 小池 功二, 西尾 太一, 平野 博茂, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | チップ内部での電圧降下を低減するために、膜厚が異なる配線から構成されるメッシュ電源配線における電圧降下の方向依存性を解消する新メッシュ配線および配線を低抵抗化する電源配線上Niめっき裏打ち構造を開発した。また、電源配線上と同時にパッド上にNi無電解めっきを形成した構造のアセンブリ応力緩和効果を確認した。これらの構造でチップ内部での電源配線の電庄降下を20%低減化できることと、Low-k膜やTr.にかかるアセンブリ応力をグローバル配線1層構造比で7%にまで(-93%)低減できることを確認した。 |
| 抄録(英) | Recently an increase of power consumption caused by miniaturizing LSI with scaling down become a serious issue and suppressing the increase of IR drop within a chip is necessary for high speed operation. In addition, since more fragile low-k materials are applied to interlayer dielectric films, it becomes a key issue to relax stresses in assembly processes, e. g. probing, wire bonding and plastic molding. Therefore the structure of global interconnect layers is essentially important. Against the above mentioned problems, adding global layers is conventionally adopted, however chip cost is up. In this paper, we have developed new structures without adding global interconnect layers: 1) New mesh wiring structure 2) Electroless plated shunt line structure 3) Assembly-stress-relaxation structure These structures are expected to reduce IR drop and to relax assembly stresses. |
| キーワード(和) | 電源配線 / 無電解めっき / 電圧降下 / IRドロップ / 応力緩和 / メッシュ電源 / Low-k |
| キーワード(英) | Power supply wiring / mesh wiring / assembly stress / IR drop / Electroless plating / stress relaxation |
| 資料番号 | SDM2008-215 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2009/2/2(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 新メッシュ構造および裏打ちめっき層による電源配線技術(配線・実装技術と関連材料技術) |
| サブタイトル（和） | |
| タイトル（英） | Enhanced Power Supply Structure with New Mesh Wiring and Electroless Plated Shunt Line and Assembly-Stress-Relaxation Structure |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 電源配線 / Power supply wiring |
| キーワード(2)（和/英） | 無電解めっき / mesh wiring |
| キーワード(3)（和/英） | 電圧降下 / assembly stress |
| キーワード(4)（和/英） | IRドロップ / IR drop |
| キーワード(5)（和/英） | 応力緩和 / Electroless plating |
| キーワード(6)（和/英） | メッシュ電源 / stress relaxation |
| キーワード(7)（和/英） | Low-k |
| 第 1 著者 氏名（和/英） | 伊藤 豊 / Yutaka Itoh |
| 第 1 著者 所属（和/英） | パナソニック株式会社セミコンダクター社プロセス開発センター ULSI Process Technology Development Center, Semiconductor Company, Panasonic Corporation |
| 第 2 著者 氏名（和/英） | 太田 行俊 / Yukitoshi Ota |
| 第 2 著者 所属（和/英） | パナソニック株式会社セミコンダクター社プロセス開発センター ULSI Process Technology Development Center, Semiconductor Company, Panasonic Corporation |
| 第 3 著者 氏名（和/英） | 石川 和弘 / Kazuhiro Ishikawa |
| 第 3 著者 所属（和/英） | パナソニック株式会社セミコンダクター社プロセス開発センター ULSI Process Technology Development Center, Semiconductor Company, Panasonic Corporation |
| 第 4 著者 氏名（和/英） | 伊藤 史人 / Fumito Itoh |
| 第 4 著者 所属（和/英） | パナソニック株式会社セミコンダクター社プロセス開発センター ULSI Process Technology Development Center, Semiconductor Company, Panasonic Corporation |
| 第 5 著者 氏名（和/英） | 柄谷 周子 / Chikako Karatani |
| 第 5 著者 所属（和/英） | パナソニック株式会社セミコンダクター社プロセス開発センター ULSI Process Technology Development Center, Semiconductor Company, Panasonic Corporation |
| 第 6 著者 氏名（和/英） | 小池 功二 / Koji Koike |
| 第 6 著者 所属（和/英） | パナソニック株式会社セミコンダクター社プロセス開発センター ULSI Process Technology Development Center, Semiconductor Company, Panasonic Corporation |
| 第 7 著者 氏名（和/英） | 西尾 太一 / Taichi Nishio |
| 第 7 著者 所属（和/英） | パナソニック株式会社セミコンダクター社プロセス開発センター ULSI Process Technology Development Center, Semiconductor Company, Panasonic Corporation |
| 第 8 著者 氏名（和/英） | 平野 博茂 / Hiroshige Hirano |
| 第 8 著者 所属（和/英） | パナソニック株式会社セミコンダクター社プロセス開発センター ULSI Process Technology Development Center, Semiconductor Company, Panasonic Corporation |
| 発表年月日 | 2009/2/2 |
| 資料番号 | SDM2008-215 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 428 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |