講演名 | 2009-05-21 SRAM回路の構造的対称性を考慮した2段階学習型重点的サンプリング(物理設計,システム設計及び一般) 伊達 貴徳, 萩原 汐, 上薗 巧, 佐藤 高史, 益 一哉, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 微細化にともなうトランジスタの製造ばらつきの相対的増大により,SRAMの動作マージンの減少が深刻な問題となってきている.SRAMセルの不良率を計算するために,従来,モンテカルロ法による回路シミュレーションが行われている.しかし,動作しないSRAMセルの発生頻度が小さいことから,意味のある精度を得るまでに多大な計算時間を要する課題がある.本稿では,SRAMの不良率を高速かつ正確に見積ることを目的として,SRAM回路の構造的対称性を考慮した2段階の学習を通じた重点的サンプリング法を提案する.提案手法では,回路の対称性に応じて分布を調整した一様分布を用いて適切な中心値の移動位置を決め,中心値移動による重点的サンプリングを行う.提案手法により,モンテカルロ解析による計算試行回数を2桁から5桁短縮できる. |
抄録(英) | Influence of process variation on SRAM yield has become a serious concern in scaled technologies. Monte Carlo-based simulations have been used for calculating SRAM yield. Because of very low frequency of defective SRAM cells, enormous computation time is required for obtaining a meaningful result. This paper proposes a novel importance sampling method with two-phase preprocesses considering structural symmetry of SRAM circuits. It enables fast and accurate estimation of SRAM yield. In the proposed method, a series of importance sampling is performed by using a mean-shift at the most influential point through region-limited uniform distribution in symmetry-based circuits. As a result, the number of calculation trials can be reduced by more than 100 to 10000 times. |
キーワード(和) | モンテカルロ法 / 重点的サンプリング / SRAM / 製造ばらつき / 歩留り |
キーワード(英) | Monte Carlo Method / Importance Sampling / SRAM / process variation / yield |
資料番号 | VLD2009-5 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2009/5/13(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | SRAM回路の構造的対称性を考慮した2段階学習型重点的サンプリング(物理設計,システム設計及び一般) |
サブタイトル(和) | |
タイトル(英) | Importance sampling with two-phase preprocess considering structural symmetry of SRAM circuits |
サブタイトル(和) | |
キーワード(1)(和/英) | モンテカルロ法 / Monte Carlo Method |
キーワード(2)(和/英) | 重点的サンプリング / Importance Sampling |
キーワード(3)(和/英) | SRAM / SRAM |
キーワード(4)(和/英) | 製造ばらつき / process variation |
キーワード(5)(和/英) | 歩留り / yield |
第 1 著者 氏名(和/英) | 伊達 貴徳 / Takanori DATE |
第 1 著者 所属(和/英) | 東京工業大学統合研究院 Integrated Research Institute, Tokyo Institute of Technology |
第 2 著者 氏名(和/英) | 萩原 汐 / Shiho HAGIWARA |
第 2 著者 所属(和/英) | 東京工業大学統合研究院 Integrated Research Institute, Tokyo Institute of Technology |
第 3 著者 氏名(和/英) | 上薗 巧 / Takumi UEZONO |
第 3 著者 所属(和/英) | 東京工業大学統合研究院 Integrated Research Institute, Tokyo Institute of Technology |
第 4 著者 氏名(和/英) | 佐藤 高史 / Takashi SATO |
第 4 著者 所属(和/英) | 京都大学大学院情報学研究科 Graduate School of Informatics Kyoto University |
第 5 著者 氏名(和/英) | 益 一哉 / Kazuya MASU |
第 5 著者 所属(和/英) | 東京工業大学統合研究院 Integrated Research Institute, Tokyo Institute of Technology |
発表年月日 | 2009-05-21 |
資料番号 | VLD2009-5 |
巻番号(vol) | vol.109 |
号番号(no) | 34 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |