| 講演名 | 2009-05-20 ビットレベル処理を考慮したセレクタ帰着型重み付き加算器(システムレベル設計,システム設計及び一般) 原 智昭, 戸川 望, 柳澤 政生, 大附 辰夫, 外村 元伸, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 複数の入力値に総和が1になる重みを付加する重み付き加算演算がある。この重み付き加算演算は複数枚の画像の重ね合わせ処理に使用されている.本稿では,重み付き加算器の演算式を式変形し,セレクタ論理に帰着させることにより桁上げ伝幡遅延を削減した重み付き加算演器を提案する.評価実験の結果,提案した重み付き加算演算器は,算術演算子を用いた演算器に比べ,速度優先設計で17%演算高速化を確認した. |
| 抄録(英) | Consider a weighted-sum operation, sum of whose weights becomes one. This operation can be applied to various image processings such as alpha-blending and video overlay. In this paper, we propose a weighted-sum circuit, in which we use selector logic by transforming bit-level operations. Our weighted-sum circuit reduces carry propagations and thus decreases critical path delay. Experimental results show that our proposed weighted-sum circuit improves their performance by 17%, compared with naive implementations. |
| キーワード(和) | セレクタ論理 / 重み付き加算器 / ビットレベル処理 |
| キーワード(英) | selector logic / weighted-sum circuit / transforming bit-level operations |
| 資料番号 | VLD2009-2 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2009/5/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ビットレベル処理を考慮したセレクタ帰着型重み付き加算器(システムレベル設計,システム設計及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A Weighted-Sum Circuit Using Selector Logic By Transforming Bit-Level Operations |
| サブタイトル（和） | |
| キーワード(1)（和/英） | セレクタ論理 / selector logic |
| キーワード(2)（和/英） | 重み付き加算器 / weighted-sum circuit |
| キーワード(3)（和/英） | ビットレベル処理 / transforming bit-level operations |
| 第 1 著者 氏名（和/英） | 原 智昭 / Tomoaki HARA |
| 第 1 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 2 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 3 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 大附 辰夫 / Tastuo OHTSUKI |
| 第 4 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 5 著者 氏名（和/英） | 外村 元伸 / Motonobu TONOMURA |
| 第 5 著者 所属（和/英） | 大日本印刷株式会社電子モジュール開発センター Electronic Module Development Center, Dai Nippon Printing Corporation |
| 発表年月日 | 2009-05-20 |
| 資料番号 | VLD2009-2 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | 34 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |