| 講演名 | 2009-01-22 14-bit,50MS/s,1.8V ADCを実現するビットブロック回路の検討 水谷 慶一郎, 杉本 泰博, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 高速かつ高精度のパイプライン方式AD変換器を実現するためには,特に初段のビットブロック回路において高利得かつ広帯域のオペアンプが必要となる.しかしながら近年の微細化されたトランジスタでは素子耐圧が不足するため,低電源電圧下において上記のオペアンプが実現されねばならないという制約が生じた.低電源電圧で動作し高利得かつ広帯域のオペアンプは,多段構成により実現せざるを得ないが,オペアンプに位相余裕が少ないとパイプライン方式AD変換器のビットブロック回路においては大量の帰還をかける構成でオペアンプが使用されるため,発振の可能性が生じる.そこで今回,低電圧動作可能なオペアンプとして3段構成アンプを用いるが,新たな位相補償法を導入してオペアンプ回路の設計を行い,その結果,14bit精度,50MS/s,1.8V動作ADCを実現するために必要な性能を持つビットブロック回路を設計できたので,ここに報告したい. |
| 抄録(英) | In a high-speed and high-precision pipelined A-D converter, an operational amplifier with high gain and high frequency bandwidth is needed especially in the first bit-block circuit. However, it becomes difficult to achieve high gain and high frequency bandwidth for such an amplifier which utilizes reduced size of transistors in recent advanced LSI process because transistor's breakdown voltage becomes extremely low. To alleviate the discrepancy, the multi-stage approach which connects amplifier stages in series is commonly used, however, this approach does not work well when it is applied to an amplifier in a bit-block of a pipelined A-D converter because near 100% of negative feedback is applied to the amplifier. In that case, the amplifier becomes unstable due to the lack of the phase margin. In this paper, we introduced a new phase compensation scheme for the three-stage amplifier to obtain stability, and use it as an amplifier in the bit-block of a pipelined A-D converter. The simulation shows the enough evidence for the bit-block circuit to become the one of the first bit-block of a 14-bit, 50MS/s and 1.8V pipelined A-D converter. |
| キーワード(和) | AD変換器 / オペアンプ / 位相補償 |
| キーワード(英) | AD converter / operational amplifier / phase compensation |
| 資料番号 | CAS2008-66,NLP2008-96 |
| 発行日 |
| 研究会情報 | |
| 研究会 | NLP |
|---|---|
| 開催期間 | 2009/1/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Nonlinear Problems (NLP) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 14-bit,50MS/s,1.8V ADCを実現するビットブロック回路の検討 |
| サブタイトル（和） | |
| タイトル（英） | A study of a bit-block circuit that realizes a 14-bit, 50MS/s, and 1.8V operational ADC |
| サブタイトル（和） | |
| キーワード(1)（和/英） | AD変換器 / AD converter |
| キーワード(2)（和/英） | オペアンプ / operational amplifier |
| キーワード(3)（和/英） | 位相補償 / phase compensation |
| 第 1 著者 氏名（和/英） | 水谷 慶一郎 / Keiichiro MIZUTANI |
| 第 1 著者 所属（和/英） | 中央大学大学院理工学研究科 Faculty of Science and Engineering, Chuo University |
| 第 2 著者 氏名（和/英） | 杉本 泰博 / Yasuhiro SUGIMOTO |
| 第 2 著者 所属（和/英） | 中央大学大学院理工学研究科 Faculty of Science and Engineering, Chuo University |
| 発表年月日 | 2009-01-22 |
| 資料番号 | CAS2008-66,NLP2008-96 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 389 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |