| 講演名 | 2009-01-30 動的リコンフィギャラブルプロセッサMuCCRAの結合網に関する研究(バス・配線アーキテクチャ,FPGA応用及び一般) 加東 勝, 佐野 徹, 天野 英晴, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | MuCCRA(Multi-Core Configurable Reconfigurable Architecture)プロジェクトは、コンフィギャラブルな低電力マルチコア動的リコンフィギャラブルプロセッサにのアーキテクチャについて研究をしている。そのプロジェクトで開発された動的リコンフィギャラブルプロセッサMuCCRAは多数の演算要素(PE)から成り、そのPE同士を繋ぐ結合網は、そのアーキテクチャ全体の面積、電力やアプリケーション性能に影響を与える。そこで、本論文では、動的リコンフィギャラブルプロセッサMuCCRAにおいて、直結型、アイランドスタイルまたはその両方の接続を持つハイブリッドの3種類の結合網を設計する。そして、PEアレイの大きさを変えて、その面積、電力、アプリケーション性能の評価を行う。その結果、アルファブレンダにおいて、柔軟性が一番高いハイブリッドの結合網を持つMuCCRAの実行時間が短いが、面積が最大で約25%、消費エネルギーでは約15%、直結型のMuCCRAより大きかった。 |
| 抄録(英) | In the MuCCRA (Multi-Core Configurable Reconfigurable Architecture) project, an architecture of configurable low-power multi-core dynamically reconfigurable processor has been investigated. A dynamically processor called MuCCRA is consisting of a number of PEs, and its interconnection of PEs gives a large effect on the total area, energy and performance. In this paper, we desgin three types of interconnection; direct connection, island-style connection and hybrid connection with three differrent PE array sizes, and evaluate these area, energy and performance. As a result, a MuCCRA with hybrid interconnection which has the highest degree of flexibility is able to execute alpha-blend faster than other MuCCRAs, but requires more area by 25% and consumes higher energy by 15% than MuCCRA with direct interconnection. |
| キーワード(和) | 動的リコンフィギャラブルプロセッサ / 結合網 |
| キーワード(英) | Dynamically Reconfigurable Processor / Interconnection Network |
| 資料番号 | VLD2008-122,CPSY2008-84,RECONF2008-86 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2009/1/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動的リコンフィギャラブルプロセッサMuCCRAの結合網に関する研究(バス・配線アーキテクチャ,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Research on an Interconnection Network of the Dynamically Reconfigurable Processor: MuCCRA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的リコンフィギャラブルプロセッサ / Dynamically Reconfigurable Processor |
| キーワード(2)（和/英） | 結合網 / Interconnection Network |
| 第 1 著者 氏名（和/英） | 加東 勝 / Masaru KATO |
| 第 1 著者 所属（和/英） | 慶應義塾大学理工学部 Faculty of Science and Technology, Keio University |
| 第 2 著者 氏名（和/英） | 佐野 徹 / Toru SANO |
| 第 2 著者 所属（和/英） | 慶應義塾大学理工学部 Faculty of Science and Technology, Keio University |
| 第 3 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 3 著者 所属（和/英） | 慶應義塾大学理工学部 Faculty of Science and Technology, Keio University |
| 発表年月日 | 2009-01-30 |
| 資料番号 | VLD2008-122,CPSY2008-84,RECONF2008-86 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 412 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |