| 講演名 | 2009-01-30 大規模回路エミュレーション用90nm CMOSマルチコンテクストFPGAの遅延評価(リコンフィギャラブル・アーキテクチャと論理合成,FPGA応用及び一般) 宮本 直人, 大見 忠弘, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 大規模な回路のハードウェアエミュレーションを目的として,90nm CMOSマルチコンテクストFPGA『フレキシブルプロセッサ』を設計・試作した.今までは,マルチコンテクストFPGAを用いた回路エミュレーションは,時分割多重をする分,性能面では不利になると考えられてきた.本論文では,コンテクスト間のデータ交換を高速に行う時通信モジュールと,クリティカルパスを全コンテクストに最短かつ均等に分割する時分割アルゴリズムを提案する.これらの技術により,フレキシブルプロセッサは,マルチコンテクスト実行した場合でも,シングルコンテクストとほぼ同じ速度で動作することを確認した. |
| 抄録(英) | For large-scale circuit emulation with using a multi-context FPGA (MC-FPGA), a circuit is divided into multiple sub-circuits, each sub-circuit is assigned to a context, and the MC-FPGA sequentially executes all the contexts one by one. So, the total execution delay is the sum of the delays of all the contexts. It is, therefore, said that the total execution delay of the MC-FPGA increases proportional to the number of contexts used. However, in this paper, we show that the total execution delay remains constant if a shift-register-type temporal communication module (SR-TCM) is used instead of D-FlipFlop (D-FF) to implement sequential circuits. The SR-TCM is used not only for sequential circuit like D-FF, but also for signal communication from preceding context to succeeding contexts. In order to quantify the execution delay, a MC-FPGA named Flexible Processor (FP), which equips the SR-TCM, have been designed and fabricated in 90nm CMOS process technology. From the measurement results, the total execution delay of the FP was kept constant regardless of the number of contexts used. |
| キーワード(和) | マルチコンテクスト / FPGA / コンテクスト間データ通信 / 時分割アルゴリズム |
| キーワード(英) | Multi-Context / FPGA / Temporal Signal Communication / Temporal Circuit Partitioning |
| 資料番号 | VLD2008-119,CPSY2008-81,RECONF2008-83 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2009/1/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 大規模回路エミュレーション用90nm CMOSマルチコンテクストFPGAの遅延評価(リコンフィギャラブル・アーキテクチャと論理合成,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Delay Evaluation of a 90nm CMOS Multi-Context FPGA for Large-Scale Circuit Emulation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | マルチコンテクスト / Multi-Context |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | コンテクスト間データ通信 / Temporal Signal Communication |
| キーワード(4)（和/英） | 時分割アルゴリズム / Temporal Circuit Partitioning |
| 第 1 著者 氏名（和/英） | 宮本 直人 / Naoto MIYAMOTO |
| 第 1 著者 所属（和/英） | 東北大学未来科学技術共同研究センター New Industry Creation Hatchery Center, Tohoku University |
| 第 2 著者 氏名（和/英） | 大見 忠弘 / Tadahiro OHMI |
| 第 2 著者 所属（和/英） | 東北大学未来科学技術共同研究センター New Industry Creation Hatchery Center, Tohoku University |
| 発表年月日 | 2009-01-30 |
| 資料番号 | VLD2008-119,CPSY2008-81,RECONF2008-83 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 412 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |