| 講演名 | 2009-01-29 アプリケーションプロセッサのための高速かつ最適なパイプライン構成を持つSIMD演算ユニット合成手法(高位合成,FPGA応用及び一般) 渡辺 隆行, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 組み込みシステム向けのプロセッサに採用されるアプリケーションプロセッサには,低面積,高性能に加え,高い設計生産性が要求される.本稿では,アプリケーションプロセッサを対象としたハードウェア/ソフトウェア(HW/SW)協調合成システムSPADESにおいて,プロセッサコアに付加可能なSIMD演算ユニットを高速かつ最適なパイプライン構成で合成する手法を提案する.提案手法では,SIMD演算ユニットを遅延時間が最小となるようにパイプライン化し,SIMD演算ユニットがプロセッサコアのクリティカルパスとならない場合,クリティカルパス遅延を違反しない範囲内でSIMD演算ユニットの面積増加量が最小となる位置にパイプラインレジスタを挿入することで,従来手法よりもパイプラインレジスタ挿入時の面積増加量を抑えられる.高速に最適解を求められるため,プロセッサのアーキテクチャ構成を探索する場合にも有効である.本手法を組み込んだSIMD演算ユニット生成システムでは最終的にSIMD演算ユニットのHDL記述を生成する.計算機実験により,本手法の有効性を評価し結果を報告する. |
| 抄録(英) | Small area, high performance and high productivity are required for application-specific processors in embedded systems. This paper proposes a fast SIMD processing unit synthesis method with optimal pipeline architecture applied to a processor core in hardware/software (HW/SW) co-synthesis system, SPADES, for application-specific processors. In the proposed method, if a pipelined SIMD processing unit with minimum delay is not on the critical path of a processor core, pipeline registers are inserted at optimal position which causes minimum amount of area increase within the critical path delay of a processor core. Therefore it can reduce area increase compared with the conventional method. Since this proposed method is fast to find the optimal solution, exploring processor architecture configuration is also effective. Finally, the SIMD operation unit generation system into which this proposed method is embeded generates HDL description of a SIMD processing unit. The experimental results show effectiveness of this method. |
| キーワード(和) | SIMD / 最適パイプライン構成 / HDL自動生成 / SPADES / アプリケーションプロセッサ |
| キーワード(英) | SIMD / Optimal Pipeline Architecture / HDL Generation Method / SPADES / Application-specific Processor |
| 資料番号 | VLD2008-108,CPSY2008-70,RECONF2008-72 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2009/1/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | アプリケーションプロセッサのための高速かつ最適なパイプライン構成を持つSIMD演算ユニット合成手法(高位合成,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A Fast SIMD Processing Unit Synthesis Method with Optimal Pipeline Architecture for Application-specific Processors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SIMD / SIMD |
| キーワード(2)（和/英） | 最適パイプライン構成 / Optimal Pipeline Architecture |
| キーワード(3)（和/英） | HDL自動生成 / HDL Generation Method |
| キーワード(4)（和/英） | SPADES / SPADES |
| キーワード(5)（和/英） | アプリケーションプロセッサ / Application-specific Processor |
| 第 1 著者 氏名（和/英） | 渡辺 隆行 / Takayuki WATANABE |
| 第 1 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 2 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 3 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 4 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 発表年月日 | 2009-01-29 |
| 資料番号 | VLD2008-108,CPSY2008-70,RECONF2008-72 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 412 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |