| 講演名 | 2009-01-29 メタスタビリティを利用した真性乱数生成回路のFPGAによる実装(アプリケーション1,FPGA応用及び一般) 畑 尚志, 市川 周一, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 真性乱数生成回路(TRNG)をデジタル回路で実装する手法として,ラッチのメタスタビリティを利用する回路が提案されている.ラッチ型TRNGは実装が難しいためカスタムLSIで実現されてきたが,本研究ではFPGAで実装する手法を提案する.提案回路は乱数品質を高めるためにハードマクロで実装し,クロックスキュー低減や内部ノードの負荷均衡化に配慮した.さらに乱数品質と生成速度を改善するため,複数ラッチの出力をXORしてエントロピー収穫を行っている.作成したTRNGはXilinx Virtex4 FPGA XC4VFX20に実装し,NISTテストに後処理なしで通過することを確認した.ラッチ128個からなるTRNGで,回路規模290Slice,生成速度8.33Mbpsを実現した. |
| 抄録(英) | Metastability of RS latch is utilizable as an entropy source for true random number generators (TRNG). This kind of TRNG is comprised of logic gates, which can be integrated into a logic LSI. Though latch-based TRNG has been mostly implemented with full-custom LSI technology, this study presents an implementation with common FPGA technology. The RS latch in our TRNG is implemented as a hard-macro to guarantee the quality of randomness, minimizing the clock skew and load imbalance of internal nodes. The quality and throughput are further improved by XOR'ing the output of 32-128 latches. The derived design was implemented with Xilinx Virtex4 FPGA (XC4VFX20), and passed NIST test without post-processing. A TRNG of 128 latches occupies 290 slices, while achieving 8.33Mbps throughput. |
| キーワード(和) | 乱数生成 / 同期式デジタル回路 / FPGA / 準安定状態 |
| キーワード(英) | random number generator / synchronous digital circuit / FPGA / metastability |
| 資料番号 | VLD2008-95,CPSY2008-57,RECONF2008-59 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2009/1/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | メタスタビリティを利用した真性乱数生成回路のFPGAによる実装(アプリケーション1,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | FPGA Implementation of Metastability-based True Random Number Generator |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 乱数生成 / random number generator |
| キーワード(2)（和/英） | 同期式デジタル回路 / synchronous digital circuit |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | 準安定状態 / metastability |
| 第 1 著者 氏名（和/英） | 畑 尚志 / Hisashi HATA |
| 第 1 著者 所属（和/英） | 豊橋技術科学大学・知識情報工学系 Dept. Knowledge-based Information Engineering, Toyohashi University of Technology |
| 第 2 著者 氏名（和/英） | 市川 周一 / Shuichi ICHIKAWA |
| 第 2 著者 所属（和/英） | 豊橋技術科学大学・知識情報工学系 Dept. Knowledge-based Information Engineering, Toyohashi University of Technology |
| 発表年月日 | 2009-01-29 |
| 資料番号 | VLD2008-95,CPSY2008-57,RECONF2008-59 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 412 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |