| 講演名 | 2009-01-29 デュアルV-th技術を用いた動的リコンフィギャラブルプロセッサの低消費電力化(リコンフィギャラブル・プロセッサ,FPGA応用及び一般) 平井 啓一郎, 佐野 徹, 加東 勝, 天野 英晴, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | Dual-Vthを用いて動的リコンフィギャラブルプロセッサのリーク電力を削減する手法を提案する.動的リコンフィギャラブルプロセッサは,PEのアレイから構成されており,その動作周波数は問題をマッピングした際のクリティカルパスに依存する.そこで,High-Vthを用いた遅いがリーク電力の少ないPEとLow-Vthを用いた高速だがリーク電力の多いPEを混在させることで,性能を落とさずに全体のリーク電力を下げる.65nmプロセスを用いたMuCCRA-3をベースとし,High-VthのPEとLow-VthのPEの配置方法を検討した結果,高速なPEと低速なPEを1対1で混在させる配置が優れていることが明らかになった. |
| 抄録(英) | Leakage power reduction techniques of dynamically reconfigurable processors by using Dual-Vth cells are proposed. Low speed Processing Elements (PEs) with high-Vth cells whose leakage power is low and High speed PEs with low-Vth cells whose leakage power is high are mixed in the same array. The maximum clock frequency of dynamically reconfigurable processor arrays is decided only with the critical path when the data flow graph of the target application is mapped. Thus, if the critical path can be mapped only on the low-Vth PEs, the leakage power can be reduced without degrading performance. |
| キーワード(和) | 動的リコンフィギャラブルプロセッサ / 低電力化 / デュアルVth |
| キーワード(英) | Dynamically Reconfigurable Processor / Low Power Design / Dual-Vth |
| 資料番号 | VLD2008-93,CPSY2008-55,RECONF2008-57 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2009/1/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | デュアルV-th技術を用いた動的リコンフィギャラブルプロセッサの低消費電力化(リコンフィギャラブル・プロセッサ,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Leakage Power Reduction of a Dynamically Reconfigurable Processor using the dual Vth technique |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的リコンフィギャラブルプロセッサ / Dynamically Reconfigurable Processor |
| キーワード(2)（和/英） | 低電力化 / Low Power Design |
| キーワード(3)（和/英） | デュアルVth / Dual-Vth |
| 第 1 著者 氏名（和/英） | 平井 啓一郎 / Keiichiro HIRAI |
| 第 1 著者 所属（和/英） | 慶應義塾大学理工学部 Faculty of Science and Technology, Keio University |
| 第 2 著者 氏名（和/英） | 佐野 徹 / Toru SANO |
| 第 2 著者 所属（和/英） | 慶應義塾大学理工学部 Faculty of Science and Technology, Keio University |
| 第 3 著者 氏名（和/英） | 加東 勝 / Masaru KATO |
| 第 3 著者 所属（和/英） | 慶應義塾大学理工学部 Faculty of Science and Technology, Keio University |
| 第 4 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 4 著者 所属（和/英） | 慶應義塾大学理工学部 Faculty of Science and Technology, Keio University |
| 発表年月日 | 2009-01-29 |
| 資料番号 | VLD2008-93,CPSY2008-55,RECONF2008-57 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 412 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |