| 講演名 | 2009-01-29 動的リコンフィギャラブルプロセッサMuCCRA-3の実装と再構成オーバヘッドの削減(リコンフィギャラブル・プロセッサ,FPGA応用及び一般) 佐野 徹, 天野 英晴, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | これまで我々はマルチコンテキスト型動的リコンフィギャラブルプロセッサのアーキテクチャを解析,提案することを目的としてMuCCRA-1,2を実装・評価を行ってきた.その評価結果をフィードバックし,より低消費電力で高い性能を得ることを目的としてMuCCRA-3を実装した.その結果,MuCCRA-1の2倍以上の性能が得られることが分かった.さらに,MuCCRA-3をベースに,動的リコンフィギャラブルプロセッサにおける性能上のボトルネックの1つである,コンフィギュレーションデータ転送を削減することを目的として,2つの手法を提案する.1つ目の手法は,コンフィギュレーションデータを演算用のデータパスを利用して転送するデータバスコンフィギュレーション,2つ目の手法は,レジスタファイルやスイッチといった単位で再構成を行う細粒度部分再構成である.これらの手法を実装したMuCCRA-3は,実装しないMuCCRA-3に比べ転送時間を1/3に削減することができた. |
| 抄録(英) | We have developed and evaluated MuCCRA-1 and 2 in order to analyze architectural trade-off in dynamically reconfigurable prosessors. Here, we propose MuCCRA-3 which has higher performance, and works with low-power consumption based on the implementation and evaluation of MuCCRA-1,2. As a result of the evaluation, it appears that MuCCRA-3 achieves almost double performance as MuCCRA-1. Furthermore, we propose two methods to reduce the configuration data transfer cycles which may form a bottleneck of performance. The first method is called "Data Bus Configuration" that enables to transfer the configuration data through the data bus. And the other is "Fine-grained Partial Reconfiguration", which enables to reconfigure unit by unit. These methods reduce the configuration transfer cycle about 30%-50%. |
| キーワード(和) | 動的リコンフィギャラブルプロセッサ / 再構成 / オーバヘッド |
| キーワード(英) | Dynamically Reconfigurable Processor / Reconfiguration / Overhead |
| 資料番号 | VLD2008-91,CPSY2008-53,RECONF2008-55 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2009/1/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動的リコンフィギャラブルプロセッサMuCCRA-3の実装と再構成オーバヘッドの削減(リコンフィギャラブル・プロセッサ,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Implementation of Dynamically Reconfigurable Processor MuCCRA-3 and Methods for Reconfiguration Overhead Reduction |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的リコンフィギャラブルプロセッサ / Dynamically Reconfigurable Processor |
| キーワード(2)（和/英） | 再構成 / Reconfiguration |
| キーワード(3)（和/英） | オーバヘッド / Overhead |
| 第 1 著者 氏名（和/英） | 佐野 徹 / Toru SANO |
| 第 1 著者 所属（和/英） | 慶應義塾大学理工学部 Faculty of Science and Technology, Keio University |
| 第 2 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 2 著者 所属（和/英） | 慶應義塾大学理工学部 Faculty of Science and Technology, Keio University |
| 発表年月日 | 2009-01-29 |
| 資料番号 | VLD2008-91,CPSY2008-53,RECONF2008-55 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 412 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |