| 講演名 | 2008-11-18 ダイナミックリコンフィギュラブルプロセッサDAPDNA-2上のオンチップ仮想ネットワークによる新しいネットワーク最適化手法(リコンフィギャラブル応用,デザインガイア2008-VLSI設計の新しい大地) 高 山, 木原 拓, 清水 翔, 荒川 豊, 山中 直明, 斯波 康祐, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文ではリコンフィギュラブルプロセッサ上に構築したオンチップ仮想ネットワークによる新しいトラヒックエンジニアリング手法を提案する。次世代ネットワークでは、ネットワーク最適手法としてリンクコストだけではなく、複数のメトリックを考慮したトラヒックエンジニアリングがより重要となる。複数のメトリックを考慮する場合、最適な経路を求めるときの計算量が増えるため、より高速なトラヒックエンジニアリング手法が必要となる。我々は従来の数学的な手法と違い、DAPDNA-2上の複数のPEを利用して、仮想リンクと仮想ノードからなる仮想ネットワークを構築し、パケットの動きによって現実のトラフィック変動を求めるという実験な手法により高速化を狙う。第一段階として、チップ上への仮想ネットワークの実装と、仮想ネットワークを用いた最短経路探索とディスジョイント経路探索を行い、動作を確認した。 |
| 抄録(英) | In this paper, we introduce a novel traffic engineering method using on-chip virtual network implemented on reconfigurable processor for improving network efficiency. Next generation traffic engineering, one of network optimization method, requires dynamic path calculation based on network traffic. Our proposed approach is an experimental method in on-chip virtual network, where links and nodes are constructed by some PEs (processor elements) in DAPDNA-2. We obtain the realistic traffic fluctuation through the behavior of packets that is in the on-chip virtual network. In this paper, as first trial to achieve our goal, we implemented virtual network construction method and confirmed basic path calculation, where both functions are a essential function of our algorithm. |
| キーワード(和) | トラヒックエンジニアリング / オンチップ仮想ネットワーク |
| キーワード(英) | traffic engineering / virtual network |
| 資料番号 | RECONF2008-51 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2008/11/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | ダイナミックリコンフィギュラブルプロセッサDAPDNA-2上のオンチップ仮想ネットワークによる新しいネットワーク最適化手法(リコンフィギャラブル応用,デザインガイア2008-VLSI設計の新しい大地) |
| サブタイトル（和） | |
| タイトル（英） | A Novel Network Optimization Method using On-Chip Virtual Network on Dynamically Reconfigurable Processor DAPDNA-2 |
| サブタイトル（和） | |
| キーワード(1)（和/英） | トラヒックエンジニアリング / traffic engineering |
| キーワード(2)（和/英） | オンチップ仮想ネットワーク / virtual network |
| 第 1 著者 氏名（和/英） | 高 山 / Shan GAO |
| 第 1 著者 所属（和/英） | 慶應義塾大学理工学研究科 Faculty of Science and Technology, Keio University |
| 第 2 著者 氏名（和/英） | 木原 拓 / Taku KIHARA |
| 第 2 著者 所属（和/英） | 慶應義塾大学理工学研究科 Faculty of Science and Technology, Keio University |
| 第 3 著者 氏名（和/英） | 清水 翔 / Sho SHIMIZU |
| 第 3 著者 所属（和/英） | 慶應義塾大学理工学研究科 Faculty of Science and Technology, Keio University |
| 第 4 著者 氏名（和/英） | 荒川 豊 / Yutaka ARAKAWA |
| 第 4 著者 所属（和/英） | 慶應義塾大学理工学研究科 Faculty of Science and Technology, Keio University |
| 第 5 著者 氏名（和/英） | 山中 直明 / SHIBA Kosuke / |
| 第 5 著者 所属（和/英） | 慶應義塾大学理工学研究科 Faculty of Science and Technology, Keio University |
| 第 6 著者 氏名（和/英） | 斯波 康祐 |
| 第 6 著者 所属（和/英） | アイピーフレックス株式会社R&Dセンター R & D Center, IPFlex Inc. |
| 発表年月日 | 2008-11-18 |
| 資料番号 | RECONF2008-51 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 300 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |