| 講演名 | 2008-11-18 動的部分再構成を用いた高速パターン認識ハードウェア : 顔画像認識を対象としたプロトタイプシステムの構築(リコンフィギャラブル応用,デザインガイア2008-VLSI設計の新しい大地) 川合 浩之, 山口 佳樹, 安永 守利, グレッテ キレー, テレッセン ジム, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では,動的部分再構成を利用したパターン認識システムをFPGA (Field Programmable Gate Array)を用いて構築する.このシステムの特徴は認識処理を1クロックで行うことができる高速性,そして部分再構成を用いることによって回路を書き換え,常に最適な認識性能を保つことができる適応性である.部分再構成は動的に行われるため,再構成中もシステム全体の動作が止まることはない.また,再構成のために必要なコンフィギュレーションデータはシステム動作中にFPGA内のPowerPC Coreを用いて生成可能なため,パーソナルコンピュータなどの外部ツールを必要としない.提案するのシステムの評価実験を行うため、本研究では顔画像認識を行うプロトタイプシステムを開発する。実験では,最適な認識精度を保つための演算,コンフィギュレーションデータの生成,そして部分再構成を行うためにかかる時間は30秒未満で完了することを示し、本システムの有効性について評価を行う. |
| 抄録(英) | A pattern recognition system that can process a large amount of image data at high speed is required in many fields. In this paper, we propose an on-chip pattern recognition system that utilizes the reconfigurability of the FPGA. The features of the system are not only very high recognition speed but also an adaptive function. For example, when objects to be detected change appearance, recognition parameters must be changed to retain the recognition accuracy. The system can automatically adjust by executing on-chip partial reconfiguration. The system runs at 25MHz and can return a recognition result in one clock cycle, 40ns. To update the system, all processes needed for searching for the best recognition parameters, generating configuration data and reconfiguring the system are carried out within 30s. |
| キーワード(和) | FPGA / 動的部分再構成 / パターン認識 |
| キーワード(英) | FPGA / Partial and Dynamic Reconfiguration / Adaptive Hardware / Pattern Recognition |
| 資料番号 | RECONF2008-50 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2008/11/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | 動的部分再構成を用いた高速パターン認識ハードウェア : 顔画像認識を対象としたプロトタイプシステムの構築(リコンフィギャラブル応用,デザインガイア2008-VLSI設計の新しい大地) |
| サブタイトル（和） | |
| タイトル（英） | An Adaptive Pattern Recognition hardware with On-chip Dynamic and Partial Reconfiguration |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 動的部分再構成 / Partial and Dynamic Reconfiguration |
| キーワード(3)（和/英） | パターン認識 / Adaptive Hardware |
| 第 1 著者 氏名（和/英） | 川合 浩之 / H. KAWAI |
| 第 1 著者 所属（和/英） | 筑波大学大学院システム情報工学研究科 Graduate school of Systems and Information Engineering, University of Tsukuba |
| 第 2 著者 氏名（和/英） | 山口 佳樹 / Y. YAMAGUCHI |
| 第 2 著者 所属（和/英） | 筑波大学大学院システム情報工学研究科 Graduate school of Systems and Information Engineering, University of Tsukuba |
| 第 3 著者 氏名（和/英） | 安永 守利 / M. YASUNAGA |
| 第 3 著者 所属（和/英） | 筑波大学大学院システム情報工学研究科 Graduate school of Systems and Information Engineering, University of Tsukuba |
| 第 4 著者 氏名（和/英） | グレッテ キレー / K. GLETTE |
| 第 4 著者 所属（和/英） | オスロ大学 Department of Informatics, University of Oslo |
| 第 5 著者 氏名（和/英） | テレッセン ジム / J. TORESSEN |
| 第 5 著者 所属（和/英） | オスロ大学 Department of Informatics, University of Oslo |
| 発表年月日 | 2008-11-18 |
| 資料番号 | RECONF2008-50 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 300 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |