講演名 2008-11-18
書換え可能な二変数関数の数値計算回路について(リコンフィギャラブル応用,デザインガイア2008-VLSI設計の新しい大地)
永山 忍, 笹尾 勤 /,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本稿は,二変数数学関数を計算する数値計算回路の設計法および書換え可能な回路構成を提案する.提案手法では,二変数関数を実現するために,与えられた定義域(平面)を複数の小さな領域に分割し,各領域毎に関数を多項式で近似する.二変数関数の定義域を効率よく分割するために,本稿では,再帰的平面分割アルゴリズムを提案する.また,本稿では,多様な二変数関数を実現できる二種類の書換え可能な回路構成を示す.提案する回路構成により,二変数関数回路のシステマチックな設計が可能になる.FPGAを用いた実験により,本数値計算回路は,一変数関数回路の組合わせで設計された二変数関数回路に比べ,58%のメモリ量かつ39%の遅延時間で関数を実現できることを示す.
抄録(英) This paper proposes a design method and programmable architectures for numerical function generators (NFGs) of two-variable functions. To realize a two-variable function in hardware, we partition a given domain of the given function into segments, and approximate the function by a polynomial in each segment. This paper introduces two planar segmentation algorithms that efficiently partition a domain of a two-variable function. This paper also introduces two architectures that can realize a wide range of two-variable functions. Our architectures allow a systematic design of two-variable functions. FPGA implementation results show that, for a complicated function, our NFG achieves 58% of memory size and 39% of delay time of a circuit designed using one-variable NFGs.
キーワード(和) 数値計算回路 / 二変数関数 / 区分多項式近似 / 再帰的平面分割アルゴリズム / 書換え可能な回路構成
キーワード(英) Numerical function generators (NFGs) / two-variable functions / piecewise polynomial approximation / recursive planar segmentation algorithm / programmable architecture
資料番号 RECONF2008-49
発行日

研究会情報
研究会 RECONF
開催期間 2008/11/10(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Reconfigurable Systems (RECONF)
本文の言語 JPN
タイトル(和) 書換え可能な二変数関数の数値計算回路について(リコンフィギャラブル応用,デザインガイア2008-VLSI設計の新しい大地)
サブタイトル(和)
タイトル(英) On Programmable Two-Variable Numerical Function Generators
サブタイトル(和)
キーワード(1)(和/英) 数値計算回路 / Numerical function generators (NFGs)
キーワード(2)(和/英) 二変数関数 / two-variable functions
キーワード(3)(和/英) 区分多項式近似 / piecewise polynomial approximation
キーワード(4)(和/英) 再帰的平面分割アルゴリズム / recursive planar segmentation algorithm
キーワード(5)(和/英) 書換え可能な回路構成 / programmable architecture
第 1 著者 氏名(和/英) 永山 忍 / Shinobu NAGAYAMA
第 1 著者 所属(和/英) 広島市立大学大学院情報工学専攻
Department of Computer and Network Engineering, Hiroshima City University
第 2 著者 氏名(和/英) 笹尾 勤 / / Tsutomu SASAO
第 2 著者 所属(和/英) 九州工業大学電子情報工学科
Department of Computer Science and Electronics, Kyushu Institute of Technology
発表年月日 2008-11-18
資料番号 RECONF2008-49
巻番号(vol) vol.108
号番号(no) 300
ページ範囲 pp.-
ページ数 6
発行日