| 講演名 | 2008-11-17 暗号回路における動的に構造変化するセキュアスキャンアーキテクチャ(暗号処理設計,デザインガイア2008-VLSI設計の新しい大地) 跡部 浩士, 奈良 竜太, 史 又華, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | スキャンテストはスキャンチェインを用いた手法で一般的かつ強力なテスト手法である.しかし,スキャンチェインは外部から回路内部の情報を取得できるため,暗号回路においては有効な攻撃手段となりえる.本稿ではスキャンベース攻撃に対するセキュアスキャンアーキテクチャを提案する.スキャンチェイン内のランダムな場所にインバータを挿入し,スキャンチェインの構造を複雑にする防御手法が提案されているが,回路設計時にインバータを挿入する場所が固定されてしまうため,その特徴を利用し攻撃される可能性がある.したがって,設計した後にもスキャンチェインの構造を動的に変化させる必要があると考えられる.我々はラッチを用いて過去のFFの状態を利用することで次のスキャンFFへの出力を変化させる状態依存スキャンFF(SDSFF)を提案する.このスキャンFFを用いることでスキャンチェインの構造を動的に変化させることが可能であり,コントローラを必要としないため面積オーバーヘッドも少ない.AES暗号回路に提案手法を実装し,評価を行った. |
| 抄録(英) | Scan test is a powerful and popular test technique because it can control and observe the internal states of the circuit under test. However, scan chains would be used to discover the internals of crypto hardware, which presents a significant security risk of information leakage. An interesting design-for-test technique by inserting inverters into the internal scan chains to complicate the scan structure has been recently presented. Unfortunately, it still carries the potential of being attacked through statistical analysis of the information scanned out from chips. Therefore, in this paper we propose secure scan architecture, called dynamic variable secure scan, against scan-based side channel attack. The modified scan flip-flops are state-dependent, which could cause the output of each SDSFF to be inverted or not so as to make it more difficult to discover the internal scan architecture. We made an analysis on an AES implementation to show the effectiveness of the proposed method and discussed how our approach is resistant to scan-based side channel attack. |
| キーワード(和) | スキャンベース攻撃 / セキュアスキャンアーキテクチャ / スキャンチェイン / AES暗号 |
| キーワード(英) | Scan-based attack / Secure scan architecture / Scan chain / AES |
| 資料番号 | VLD2008-69,DC2008-37 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2008/11/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 暗号回路における動的に構造変化するセキュアスキャンアーキテクチャ(暗号処理設計,デザインガイア2008-VLSI設計の新しい大地) |
| サブタイトル（和） | |
| タイトル（英） | Dynamically Variable Secure Scan Architecture against Scan-based Side Channel Attack on Cryptography LSIs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | スキャンベース攻撃 / Scan-based attack |
| キーワード(2)（和/英） | セキュアスキャンアーキテクチャ / Secure scan architecture |
| キーワード(3)（和/英） | スキャンチェイン / Scan chain |
| キーワード(4)（和/英） | AES暗号 / AES |
| 第 1 著者 氏名（和/英） | 跡部 浩士 / Hiroshi ATOBE |
| 第 1 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 奈良 竜太 / Ryuta NARA |
| 第 2 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 史 又華 / Youhua SHI |
| 第 3 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 4 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 5 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 5 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 6 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 6 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 発表年月日 | 2008-11-17 |
| 資料番号 | VLD2008-69,DC2008-37 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 299 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |