| 講演名 | 2008-11-17 Hardware Algorithm for Division in GF(2^m) Based on the Extended Euclid's Algorithm Accelerated with Parallelization of Modular Reductions , |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | We propose a fast hardware algorithm for division in GF(2^m). It is based on the extended Euclid's algorithm and requires only one iteration to perform the operations that require two iterations of previously reported division algorithms based on the extended Euclid's algorithm. Since the algorithm performs modular reductions in parallel by changing the order of execution of the operations, a circuit based on this algorithm has almost the same critical path delay as the previously proposed ones. The circuit computes division in m clock cycles, whereas the previously proposed circuits take 2m-1 or more clock cycles. By logic synthesis, the computation time of the circuit is estimated to over 35% shorter than that of a previously proposed circuit. |
| キーワード(和) | |
| キーワード(英) | Galois field / Division / Euclid's algorithm |
| 資料番号 | VLD2008-65,DC2008-33 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2008/11/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Hardware Algorithm for Division in GF(2^m) Based on the Extended Euclid's Algorithm Accelerated with Parallelization of Modular Reductions |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / Galois field |
| 第 1 著者 氏名（和/英） | / Katsuki KOBAYASHI |
| 第 1 著者 所属（和/英） | Dept. of Information Engineering, Graduate School of Information Science, Nagoya Univ. |
| 発表年月日 | 2008-11-17 |
| 資料番号 | VLD2008-65,DC2008-33 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 299 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |