講演名 2008-11-19
マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
高田 幸永, 今井 雅, 中村 宏, 南谷 崇,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 今後増大すると予測されている遅延変動の対処法の1つとして,2線2相式非同期設計がある.しかし2線式回路は回路量が大きく,1線式回路に比べリーク電力が大きくなるという問題がある.そこで本報告では,2線2相式回路は非動作時に回路の状態が一意に定まる性質に着目し,マルチ閾値電圧トランジスタを用いてリーク電力を削減する手法を提案する.
抄録(英) Dual-rail four-phase asynchronous circuits are well-known for their benefits in terms of delay variation tolerance. On the other hand, dual-rail circuits need to reduce their leakage power, since dual-rail asynchronous logic is often known to be larger than its equivalent single-rail counter-part, and thus its leakage power is also larger. In this paper, we propose leakage power reduction method for dual-rail four-phase asynchronous circuits using multi-Vth transistors.
キーワード(和) 遅延変動 / リーク電力 / 2線2相非同期式回路 / マルチ閾値トランジスタ
キーワード(英) Delay Variation / Leakage Power / Dual-rail Four-Phase Asynchronous Circuit / Multi-Vth Transistor
資料番号 VLD2008-90,DC2008-58
発行日

研究会情報
研究会 VLD
開催期間 2008/11/10(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
サブタイトル(和)
タイトル(英) Leakage Power Reduction Method for Dual-Rail Four-Phase Asynchronous Circuits Using Multi-Vth Transistors
サブタイトル(和)
キーワード(1)(和/英) 遅延変動 / Delay Variation
キーワード(2)(和/英) リーク電力 / Leakage Power
キーワード(3)(和/英) 2線2相非同期式回路 / Dual-rail Four-Phase Asynchronous Circuit
キーワード(4)(和/英) マルチ閾値トランジスタ / Multi-Vth Transistor
第 1 著者 氏名(和/英) 高田 幸永 / Koei TAKADA
第 1 著者 所属(和/英) 東京大学先端科学技術研究センター
Reserch Center for Advanced Science and Technology, The University of Tokyo
第 2 著者 氏名(和/英) 今井 雅 / Masashi IMAI
第 2 著者 所属(和/英) 東京大学先端科学技術研究センター
Reserch Center for Advanced Science and Technology, The University of Tokyo
第 3 著者 氏名(和/英) 中村 宏 / Hiroshi NAKAMURA
第 3 著者 所属(和/英) 東京大学先端科学技術研究センター
Reserch Center for Advanced Science and Technology, The University of Tokyo
第 4 著者 氏名(和/英) 南谷 崇 / Takashi NANYA
第 4 著者 所属(和/英) 東京大学先端科学技術研究センター
Reserch Center for Advanced Science and Technology, The University of Tokyo
発表年月日 2008-11-19
資料番号 VLD2008-90,DC2008-58
巻番号(vol) vol.108
号番号(no) 298
ページ範囲 pp.-
ページ数 6
発行日