講演名 2008-11-19
線形計画法を用いた電源ノイズ解析高速化手法の検討(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
胡摩窪 武, 鈴木 五郎,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 近年線形計画法を使用して電源ネットに関する電源ノイズ解析を行う手法が提案されている.提案されている既存手法を用いて,マイクロプロセッサの電源ノイズ解析を行おうとした場合,次の2つの問題点があった、1)実行マシンcycle毎に制約式をたてなければならない,2)ノード毎に最適化しなければならない.そこで結果として膨大な計算量が必要となってしまう.我々は,一回のマシンcycleだけの解析で,しかも目的関数を工夫することで,一度の最適化で所望の解析が可能な手法を提案する.縦・横20分割された電源配線RCモデルを用いて提案手法を評価した結果,既存手法に対し,解析誤差は最大13%,平均10%,解析CPU時間は1.1×10^5分の1となった.またSPICE^[○!R]を用いた解析と比較した結果,解析誤差は最大20%,平均16%,および解析CPU時間は83分の1とすることができた.
抄録(英) Power noise analysis method using linear programming has been proposed. This method becomes very time consuming in the case of noise analysis coping with application program execution. This is because linear programming has to be executed many times corresponding to the application program execution cycle. We propose novel method to avoid this iteration. Comparing with conventional method, speed can be accelerated by 1.1×10^5 times with small error.
キーワード(和) 線形計画法 / 電源ノイズ / マイクロプロセッサ
キーワード(英) Linear Programming / Power noise / microprocessor
資料番号 VLD2008-89,DC2008-57
発行日

研究会情報
研究会 VLD
開催期間 2008/11/10(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 線形計画法を用いた電源ノイズ解析高速化手法の検討(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
サブタイトル(和)
タイトル(英) Power Noise Analysis Acceleration Technique by Linear Programming Method
サブタイトル(和)
キーワード(1)(和/英) 線形計画法 / Linear Programming
キーワード(2)(和/英) 電源ノイズ / Power noise
キーワード(3)(和/英) マイクロプロセッサ / microprocessor
第 1 著者 氏名(和/英) 胡摩窪 武 / Takeshi GOMAKUBO
第 1 著者 所属(和/英) 北九州市立大学情報メディア工学科
Department of Information Science, University of Kitakyushu
第 2 著者 氏名(和/英) 鈴木 五郎 / Goro SUZUKI
第 2 著者 所属(和/英) 北九州市立大学情報メディア工学科
Department of Information Science, University of Kitakyushu
発表年月日 2008-11-19
資料番号 VLD2008-89,DC2008-57
巻番号(vol) vol.108
号番号(no) 298
ページ範囲 pp.-
ページ数 6
発行日