| 講演名 | 2008-11-19 タイミング制御による性能を考慮した耐遅延変動データパス合成(高位合成,デザインガイア2008-VLSI設計の新しい大地) 井上 恵介, 金子 峰雄, 岩垣 剛, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 回路のホールド・タイミング条件を保証する手法としてレジスタへの書き込み制御信号の到着に相対的な時間順序関係を規定するBackward-Data-Direction(BDD)クロッキングが知られている.本稿ではこれに加えてセットアップ・タイミング条件のためのレジスタへの書き込み制御信号到着順序Forward-Data-Direction(FDD)クロッキングの必要性をも考慮し,適切なレジスタへの書き込み制御信号到着順序(順序クロッキング;ordered clocking)を有するデータパス回路を合成する問題について議論する.はじめに遅延変動の下で正しく動作するデータパス合成を,回路が正当な順序クロッキングを有するためのレジスタ割り当て問題として定式化し,レジスタ数を最小化する問題がNP困難であることを示す.次に,この問題の一解法として整数計画法に基づく解法を提案し,計算機実験によってその有効性を評価する. |
| 抄録(英) | It is known that Backward-Data-Direction (BDD) clocking is one of methods to guarantee the hold timing constraint. BDD clocking is a relative order relations between the arrivals of control signals at a pair of registers. In this paper, in addition to BDD clocking, we introduce Forward-Data-Direction (FDD) clocking for the setup timing constraint, and discuss the synthesis of datapath which has appreciate order relations of the arrivals of control signals between registers (ordered clocking). First, we formulate the problem as a minimum register assignment problem for datapaths which has a proper ordered clocking, and then prove that the problem is NP-hard. After that, we propose an ILP formulation and show the experimental results for some benchmark circuits. |
| キーワード(和) | データパス合成 / 遅延ばらつき / 順序クロッキング / レジスタ割り当て / NP困難 / 整数計画法 |
| キーワード(英) | Datapath synthesis / delay variation / ordered clocking / register assignment / NP-hard / ILP |
| 資料番号 | VLD2008-85,DC2008-53 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2008/11/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | タイミング制御による性能を考慮した耐遅延変動データパス合成(高位合成,デザインガイア2008-VLSI設計の新しい大地) |
| サブタイトル（和） | |
| タイトル（英） | Delay Variability-Aware Datapath Synthesis Based on Safe Clocking for Setup and Hold Timing Constraints |
| サブタイトル（和） | |
| キーワード(1)（和/英） | データパス合成 / Datapath synthesis |
| キーワード(2)（和/英） | 遅延ばらつき / delay variation |
| キーワード(3)（和/英） | 順序クロッキング / ordered clocking |
| キーワード(4)（和/英） | レジスタ割り当て / register assignment |
| キーワード(5)（和/英） | NP困難 / NP-hard |
| キーワード(6)（和/英） | 整数計画法 / ILP |
| 第 1 著者 氏名（和/英） | 井上 恵介 / Keisuke INOUE |
| 第 1 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 School of Information Science, Japan Advanced Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 金子 峰雄 / Mineo KANEKO |
| 第 2 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 School of Information Science, Japan Advanced Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 岩垣 剛 / Tsuyoshi IWAGAKI |
| 第 3 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 School of Information Science, Japan Advanced Institute of Science and Technology |
| 発表年月日 | 2008-11-19 |
| 資料番号 | VLD2008-85,DC2008-53 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 298 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |