| 講演名 | 2008-11-19 レジスタ分散型アーキテクチャを対象としたフロアプラン指向高位合成のためのマルチプレクサ削減手法(高位合成,デザインガイア2008-VLSI設計の新しい大地) 遠藤 哲弥, 大智 輝, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | リソース共有型の高位合成において,バインディング結果として演算器やレジスタの入力側にマルチプレクサが挿入される。マルチプレクサ数の増加は回路の面積増加や性能低下の原因となるため,高位合成の段階で考慮する必要がある.本稿では,レジスタ分散型アーキテクチャを対象としたフロアプラン指向高位合成のためのマルチプレクサ削減手法を提案する.提案手法は,データ転送回数テーブルを利用したスケジューリング/FUバインディング手法,演算ノードの割当コントロールステップならびに割当FUの局所変更を行うFU Connect Reduction手法,モジュール間ポート再割当を行うPort Re-Assignment手法,の3手法によりマルチプレクサ数を削減する.対象とする高位合成に提案手法を組み込む事で,平均で15.4%のマルチプレクサ数,9.9%の面積が削減でき有効性を確認した. |
| 抄録(英) | In high level synthesis for resource shared architecture, multiplexers are inserted between registers and functional units as a result of binding. Multiplexer reduction is necessary for area and performance of synthesized circuit. In this paper, we propose multiplexer reducting algorithms in floorplan-aware high-level synthesis for distributed-register architectures. These algorithms can reduce the number of multiplexers for conventional high-level synthesis. We show effectiveness of the proposed algorithm thorough experimental results. |
| キーワード(和) | マルチプレクサ / 高位合成 / レジスタ分散型アーキテクチャ / ポート再割当 |
| キーワード(英) | multiplexer / high-level synthesis / distributed-register architecture / port reassignment |
| 資料番号 | VLD2008-84,DC2008-52 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2008/11/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | レジスタ分散型アーキテクチャを対象としたフロアプラン指向高位合成のためのマルチプレクサ削減手法(高位合成,デザインガイア2008-VLSI設計の新しい大地) |
| サブタイトル（和） | |
| タイトル（英） | A Multiplexer Reducing Algorithm in Floorplan-Aware High-level Synthesis for Distributed-Register Architectures |
| サブタイトル（和） | |
| キーワード(1)（和/英） | マルチプレクサ / multiplexer |
| キーワード(2)（和/英） | 高位合成 / high-level synthesis |
| キーワード(3)（和/英） | レジスタ分散型アーキテクチャ / distributed-register architecture |
| キーワード(4)（和/英） | ポート再割当 / port reassignment |
| 第 1 著者 氏名（和/英） | 遠藤 哲弥 / Tetsuya ENDO |
| 第 1 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 大智 輝 / Akira OHCHI |
| 第 2 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 4 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 5 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 5 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 発表年月日 | 2008-11-19 |
| 資料番号 | VLD2008-84,DC2008-52 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 298 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |