講演名	2008-11-18 マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地) 吉田 宜司, 米田 友和, 藤原 秀雄,
PDFダウンロードページ	PDFダウンロードページへ
抄録(和)	本論文では,マルチクロックドメインコアに対する再構成可能ラッパー設計法を提案する.提案手法では,マルチクロックドメインコアにおけるドメイン内テストおよびドメイン間テストのテストデータ量のばらつきを考慮し,テスト実行を2つのステップに分割する.分割した各ステップに対して最適なラッパーを設計し,切り替えることでテスト時間を削減する.実験結果では,マルチクロックドメインコアに対する従来のラッパー設計法に対する有効性を示す.
抄録(英)	This paper presents an optimization method for designing reconfigurable test wrappers for cores with multiple clock domains. By dividing test application into two steps considering the difference of test data volume in inter-domain tests and intra-domain tests, the proposed method can reduce test time compared to the previous wrapper designs for multi-clock domain cores.
キーワード(和)	SoCテスト / ラッパー設計 / マルチクロックドメインコア
キーワード(英)	SoC test / wrapper design / multi-clock domain core
資料番号	VLD2008-82,DC2008-50
発行日

研究会情報
研究会	VLD
開催期間	2008/11/10(から1日開催)
開催地（和）
開催地（英）
テーマ（和）
テーマ（英）
委員長氏名（和）
委員長氏名（英）
副委員長氏名（和）
副委員長氏名（英）
幹事氏名（和）
幹事氏名（英）
幹事補佐氏名（和）
幹事補佐氏名（英）

講演論文情報詳細
申込み研究会	VLSI Design Technologies (VLD)
本文の言語	JPN
タイトル（和）	マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
サブタイトル（和）
タイトル（英）	A Reconfigurable Wrapper Design for Testing Cores with Multi-Clock Domains
サブタイトル（和）
キーワード(1)（和/英）	SoCテスト / SoC test
キーワード(2)（和/英）	ラッパー設計 / wrapper design
キーワード(3)（和/英）	マルチクロックドメインコア / multi-clock domain core
第 1 著者 氏名（和/英）	吉田 宜司 / Takashi YOSHIDA
第 1 著者 所属（和/英）	奈良先端科学技術大学院大学,情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology
第 2 著者 氏名（和/英）	米田 友和 / Tomokazu YONEDA
第 2 著者 所属（和/英）	奈良先端科学技術大学院大学,情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology
第 3 著者 氏名（和/英）	藤原 秀雄 / Hideo FUJIWARA
第 3 著者 所属（和/英）	奈良先端科学技術大学院大学,情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology
発表年月日	2008-11-18
資料番号	VLD2008-82,DC2008-50
巻番号（vol）	vol.108
号番号（no）	298
ページ範囲	pp.-
ページ数	6
発行日