| 講演名 | 2008-11-18 内部等価点の推定によるルールベース高位検証の高精度化(高位検証,デザインガイア2008-VLSI設計の新しい大地) 吉田 浩章, 藤田 昌宏, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 高位設計記述間のルールベース等価性検証では,内部変数の等価点を前提として静的な依存関係や制御フローに基づいて定義された等価性規則をボトムアップに適用することで等価性を示す.従来手法では変数の名前によって内部等価点を求めるため,変数名の変更などにより対応が取れない場合には等価性を証明できない.本論文では,ランダムシミュレーションにより内部等価点を推定することによって,より正確な検証を実現する手法を提案する.また,例題を用いた計算機実験では本提案手法が現実的な最適化を適用した場合の等価性を高速に判定することが可能であることを示した. |
| 抄録(英) | Rule-based equivalence checking of high-level design descriptions proves the equivalence of two high-level design descriptions by applying the equivalence rules in a bottomup manner. Since the previous work derives the equivalence of the internal variables based on their names, the method often fails to prove the equivalence when variable names are changed. This paper proposes a method for improving the accuracy of the rule-based equivalence checking by identifying potential internal equivalences using random simulation. Experimental results using an example design shows that the proposed method can prove the equivalence of the designs before and after a practical design optimization. |
| キーワード(和) | システムレベル設計 / 形式的検証 / 内部等価点 / ランダムシミュレーション |
| キーワード(英) | System-level design / formal verification / internal equivalences / random simulation |
| 資料番号 | VLD2008-78,DC2008-46 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2008/11/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 内部等価点の推定によるルールベース高位検証の高精度化(高位検証,デザインガイア2008-VLSI設計の新しい大地) |
| サブタイトル（和） | |
| タイトル（英） | Improving the Accuracy of Rule-based Equivalence Checking of High-level Descriptions by Identifying Potential Internal Equivalences |
| サブタイトル（和） | |
| キーワード(1)（和/英） | システムレベル設計 / System-level design |
| キーワード(2)（和/英） | 形式的検証 / formal verification |
| キーワード(3)（和/英） | 内部等価点 / internal equivalences |
| キーワード(4)（和/英） | ランダムシミュレーション / random simulation |
| 第 1 著者 氏名（和/英） | 吉田 浩章 / Hiroaki YOSHIDA |
| 第 1 著者 所属（和/英） | 東京大学大規模集積システム設計教育研究センター(VDEC):科学技術振興機構戦略的創造研究推進事業CREST VLSI Design and Education Center (VDEC), University of Tokyo:CREST, Japan Science and Technology Agency |
| 第 2 著者 氏名（和/英） | 藤田 昌宏 / Masahiro FUJITA |
| 第 2 著者 所属（和/英） | 東京大学大規模集積システム設計教育研究センター(VDEC):科学技術振興機構戦略的創造研究推進事業CREST VLSI Design and Education Center (VDEC), University of Tokyo:CREST, Japan Science and Technology Agency |
| 発表年月日 | 2008-11-18 |
| 資料番号 | VLD2008-78,DC2008-46 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 298 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |