講演名 | 2008-11-18 組み込みシステムの2階層キャッシュとスクラッチパッドメモリのシミュレーション手法(システムレベル設計,デザインガイア2008-VLSI設計の新しい大地) 東條 信明, 戸川 望, 柳澤 政生, 大附 辰夫, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本稿では複数の2階層キャッシュ構成およびスクラッチパッドメモリを含めたメモリ構成のシミュレーション手法を提案する.本手法は,アプリケーションソースコードを入力とし,メインメモリ,スクラッチパッドメモリ,L1,L2キャッシュからなるメモリ階層を,キャッシュの性質を利用した手法を導入することで正確かつ高速にシミュレーションし,各構成のキャッシュヒット数およびキャッシュミス数を求めることを目的としている.また,評価のために総メモリアクセス時間あるいは総メモリ消費エネルギーが最小となるようにSPM・キャッシュ構成を最適化するシステムを実装し,その有効性について確認した. |
抄録(英) | In an embedded system where a single application or a class of applications are repeatedly executed on a processor, its memory configuration can be customized such that an optimal one is achieved. We can have an optimal two-level cache and scratch pad memory configuration which minimizes overall memory access time or energy consumption by varying the seven parameters: the number of sets of an L1/L2 cache, a line size of an L1/L2 cache, an associativity of an L1/L2 cache, and a size of a scratch pad memory. In this paper, we propose two-level cache and scratch pad memory design space exploration algorithms: CRCB-T and CRCB-S. Our proposed approach totally runs a maximum of 3172.94 faster compared to the conventional exhaustive approach. |
キーワード(和) | キャッシュ / 2階層キャッシュ / スクラッチパッドメモリ / キャッシュシミュレーション / キャッシュ最適化 / 組み込みシステム |
キーワード(英) | cache / two-level cache / scratch pad memory / cache simulation / cache optimization / embedded system |
資料番号 | VLD2008-76,DC2008-44 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2008/11/10(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 組み込みシステムの2階層キャッシュとスクラッチパッドメモリのシミュレーション手法(システムレベル設計,デザインガイア2008-VLSI設計の新しい大地) |
サブタイトル(和) | |
タイトル(英) | A Two-level Cache and Scratch Pad Memory Simulation for Embedded Systems |
サブタイトル(和) | |
キーワード(1)(和/英) | キャッシュ / cache |
キーワード(2)(和/英) | 2階層キャッシュ / two-level cache |
キーワード(3)(和/英) | スクラッチパッドメモリ / scratch pad memory |
キーワード(4)(和/英) | キャッシュシミュレーション / cache simulation |
キーワード(5)(和/英) | キャッシュ最適化 / cache optimization |
キーワード(6)(和/英) | 組み込みシステム / embedded system |
第 1 著者 氏名(和/英) | 東條 信明 / Nobuaki TOJO |
第 1 著者 所属(和/英) | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
第 2 著者 氏名(和/英) | 戸川 望 / Nozomu TOGAWA |
第 2 著者 所属(和/英) | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
第 3 著者 氏名(和/英) | 柳澤 政生 / Masao YANAGISAWA |
第 3 著者 所属(和/英) | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
第 4 著者 氏名(和/英) | 大附 辰夫 / Tatsuo OHTSUKI |
第 4 著者 所属(和/英) | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
発表年月日 | 2008-11-18 |
資料番号 | VLD2008-76,DC2008-44 |
巻番号(vol) | vol.108 |
号番号(no) | 298 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |