講演名 2008-11-18
高性能プロセッサの実装設計における電源系の最適化(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
住永 伸,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 高性能マイクロプロセッサは,高い性能と低い消費電力を高い製造歩留まりで実現することが求められる.これらの各要素は相反する性質を持つと同時に,チップ・パッケージ・ボードの電源供給網(PDN)の特性に強く影響を受ける.本稿では,それらの相互関係について考察し,実装設計におけるパワーインテグリティ最適化における課題をあげる.それを解決する方法としてCell Broadband Engine^の開発に用いられている設計解析手法を紹介する.
抄録(英) High performance, low power consumption, and high manufacturing yield are crucial factors of a high-performance microprocessor. Those are mutually exclusive. In the mean time, characteristics of power distribution network (PDN) for the microprocessor chip, package, and system board make significant impacts on those factors. In this paper, the relationship among those factors is discussed. Also, a design and simulation methodologies to optimize the power integrity of the PDN used for Cell Broadband Engine^ is presented.
キーワード(和) マイクロプロセッサ / 消費電力 / TDP / 電源供給網 / PDN / パワーインテグリティ / PI
キーワード(英) Microprocessor / Power / TDP / PDN / Power Integrity / PI
資料番号 CPM2008-90,ICD2008-89
発行日

研究会情報
研究会 ICD
開催期間 2008/11/11(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 高性能プロセッサの実装設計における電源系の最適化(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
サブタイトル(和)
タイトル(英) Optimization of Power Integrity in Packaging Design for a High-Performance Microprocessor
サブタイトル(和)
キーワード(1)(和/英) マイクロプロセッサ / Microprocessor
キーワード(2)(和/英) 消費電力 / Power
キーワード(3)(和/英) TDP / TDP
キーワード(4)(和/英) 電源供給網 / PDN
キーワード(5)(和/英) PDN / Power Integrity
キーワード(6)(和/英) パワーインテグリティ / PI
キーワード(7)(和/英) PI
第 1 著者 氏名(和/英) 住永 伸 / Shin SUMINAGA
第 1 著者 所属(和/英) 日本アイ・ビー・エム株式会社マイクロエレクトロニクス事業
Microelectronics Division, IBM Japan
発表年月日 2008-11-18
資料番号 CPM2008-90,ICD2008-89
巻番号(vol) vol.108
号番号(no) 302
ページ範囲 pp.-
ページ数 6
発行日