講演名 | 2008-11-13 先端システムLSIにおけるアナログ回路設計(プロセス・デバイス・回路シミュレーション及び一般) 道正 志郎, 崎山 史朗, 森江 隆史, 松川 和生, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | システムLSIではデジタル回路がムーアの法則に基づいて微細化と高性能化を達成してきたことは周知の事実である。しかしながら、アナログ回路はムーアの法則に従わないため、その高性能化は全く別の手段に頼る必要があった。すなわち、システムLSIの要求仕様の高性能化に伴い、回路の低電圧化、素子ばらつきの増大等を克服しながらS/N比を維持するあるいは向上させる手法、および電力効率を向上させる手法が考案されてきた。現在では、高性能化されたアナログ回路がシステムLSIの価値を決めるキーブロックとなっていることも珍しくない。本論文では、先端システムLSIに用いられているアナログ回路の高性能化技術と、アナログ回路の性能向上に寄与すると思われるデバイス性能について解説する。 |
抄録(英) | In system LSIs, digital circuits and devices are improved according to the Moore's Law as a well known fact. On the other hand, it needs another method, except scaling to improve performances of analog circuits. Along with the enhancement of system LSI's performances, various methods are proposed, which improve or keeps the signal to noise ratio of analog circuits by getting over the lowering supply voltage and increase of device variability. Eventually, analog circuits become key blocks which decide the worth of a system LSI. In this paper, major techniques to enhance the analog circuit performances are outlined briefly and requirements for future devices in system LSIs are discussed. |
キーワード(和) | アナログ回路 / ムーアの法則 / 高性能化 / システムLSI / 微細化 |
キーワード(英) | Analog Circuits / Moore's Law / high performance / system LSIs / Miniaturization |
資料番号 | SDM2008-169 |
発行日 |
研究会情報 | |
研究会 | SDM |
---|---|
開催期間 | 2008/11/6(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Silicon Device and Materials (SDM) |
---|---|
本文の言語 | JPN |
タイトル(和) | 先端システムLSIにおけるアナログ回路設計(プロセス・デバイス・回路シミュレーション及び一般) |
サブタイトル(和) | |
タイトル(英) | Circuit designs of Analog Circuits in Advanced System LSIs |
サブタイトル(和) | |
キーワード(1)(和/英) | アナログ回路 / Analog Circuits |
キーワード(2)(和/英) | ムーアの法則 / Moore's Law |
キーワード(3)(和/英) | 高性能化 / high performance |
キーワード(4)(和/英) | システムLSI / system LSIs |
キーワード(5)(和/英) | 微細化 / Miniaturization |
第 1 著者 氏名(和/英) | 道正 志郎 / Shiro Dosho |
第 1 著者 所属(和/英) | パナソニック(株)戦略半導体開発センタ要素第1開発グループ第2開発チーム Panasonic Corporation System LSI Technology Development Center |
第 2 著者 氏名(和/英) | 崎山 史朗 / Shiro Sakiyama |
第 2 著者 所属(和/英) | パナソニック(株)戦略半導体開発センタ要素第1開発グループ第2開発チーム Panasonic Corporation System LSI Technology Development Center |
第 3 著者 氏名(和/英) | 森江 隆史 / Takashi Morie |
第 3 著者 所属(和/英) | パナソニック(株)戦略半導体開発センタ要素第1開発グループ第2開発チーム Panasonic Corporation System LSI Technology Development Center |
第 4 著者 氏名(和/英) | 松川 和生 / Kazuo Matsukawa |
第 4 著者 所属(和/英) | パナソニック(株)戦略半導体開発センタ要素第1開発グループ第2開発チーム Panasonic Corporation System LSI Technology Development Center |
発表年月日 | 2008-11-13 |
資料番号 | SDM2008-169 |
巻番号(vol) | vol.108 |
号番号(no) | 292 |
ページ範囲 | pp.- |
ページ数 | 8 |
発行日 |