| 講演名 | 2008-10-22 2重積分器を用いた連続時間型オーバーサンプルΔΣ変調器の積分フィルタ合成手法の検討(ADCとDAC,アナログ,アナデジ混載,RF及びセンサインタフェース回路) 道正 志郎, 松川 和夫, 三谷 陽介, 高山 雅夫, 小幡 幸嗣, |
|
|---|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
|
| 抄録(和) | 連続時間型オーバーサンプルΔΣ変調器は、信号パスをスイッチレスで構成可能であるため低電圧で動作可能であり、広帯域動作を低消費電力で実現できる可能性が高く、近年盛んにその動作効率の向上手法が検討されている。本論文では、高次のΔΣ変調器を構成した場合に多数必要となる演算増幅器個数の低減を図るために、新しく高次積分回路を提案し、新規回路が多重フィードバック型と多重フィードフォワード型の2つの主要なΔΣ変調器に応用可能であることを示す。また、2次の多重積分器を用いて、5次ΔΣ変調器を構成した場合の、シミュレーション結果と電力効率について報告する。 | |
| 抄録(英) | Recently, continuous time delta-sigma modulators are widely studied, because its switch-less architecture enables wide band operation even if a power supply voltage is low. In this paper, high-order integrators are newly developed in order to reduce the number of operational amplifiers used in the integrator path of the delta-sigma modulators. The high order modulator is applicable for both multiple feedback and feed forward compensation architectures. The design example of 5^ | order delta sigma modulator composed of 2^ |
| キーワード(和) | 連続時間型 / オーバーサンプルΔΣ変調器 / 多重積分回路 / 低消費電力 / 低電圧動作 | |
| キーワード(英) | Continuous time / Over sampling delta-sigma modulator / High-order integrator / Low power / Low voltage operation | |
| 資料番号 | ICD2008-61 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2008/10/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 2重積分器を用いた連続時間型オーバーサンプルΔΣ変調器の積分フィルタ合成手法の検討(ADCとDAC,アナログ,アナデジ混載,RF及びセンサインタフェース回路) |
| サブタイトル（和） | |
| タイトル（英） | A synthesize method of continuous-time delta-sigma modulator using new high-order integrators |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 連続時間型 / Continuous time |
| キーワード(2)（和/英） | オーバーサンプルΔΣ変調器 / Over sampling delta-sigma modulator |
| キーワード(3)（和/英） | 多重積分回路 / High-order integrator |
| キーワード(4)（和/英） | 低消費電力 / Low power |
| キーワード(5)（和/英） | 低電圧動作 / Low voltage operation |
| 第 1 著者 氏名（和/英） | 道正 志郎 / Shiro Dosho |
| 第 1 著者 所属（和/英） | パナソニック(株)戦略半導体開発センタ要素第1開発グループ第2開発チーム Panasonic Corporation System LSI Technology Development Center |
| 第 2 著者 氏名（和/英） | 松川 和夫 / Kazuo Matsukawa |
| 第 2 著者 所属（和/英） | パナソニック(株)戦略半導体開発センタ要素第1開発グループ第2開発チーム Panasonic Corporation System LSI Technology Development Center |
| 第 3 著者 氏名（和/英） | 三谷 陽介 / Yousuke Mitani |
| 第 3 著者 所属（和/英） | パナソニック(株)戦略半導体開発センタ要素第1開発グループ第2開発チーム Panasonic Corporation System LSI Technology Development Center |
| 第 4 著者 氏名（和/英） | 高山 雅夫 / Masao Takayama |
| 第 4 著者 所属（和/英） | パナソニック(株)戦略半導体開発センタ要素第1開発グループ第2開発チーム Panasonic Corporation System LSI Technology Development Center |
| 第 5 著者 氏名（和/英） | 小幡 幸嗣 / Kouji Obata |
| 第 5 著者 所属（和/英） | パナソニック(株)戦略半導体開発センタ要素第1開発グループ第2開発チーム Panasonic Corporation System LSI Technology Development Center |
| 発表年月日 | 2008-10-22 |
| 資料番号 | ICD2008-61 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 253 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |