| 講演名 | 2008-10-30 PTL直結型論理セルを用いたSFQ回路の設計(単一磁束量子大規模集積回路技術の現状と将来展望、デジタル応用及び一般) 鈴木 英利, 原 浩史, 山梨 裕希, 吉川 信行, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | SFQ論理回路の配線にはJTLとPTLが使われている。JT工は主にゲート間の配線に使われ、PTLは主に回路ブロック間の配線に使われている。SFQ論理回路は今後、より大規模かつ高速動作が可能であることが望まれる。そのためには配線遅延の低下、回路消費電力の低下、配線自由度の向上が望まれる。そこで我々はPTLの光速の信号伝播性、低消費電力性といった特徴を生かすために、PTLを直接繋ぐことが可能な論理セルの設計方法を提案し、数種類の論理セルを設計した。また、それらを用いて半加算器の設計、試作を行い、試作した回路の低速測定での動作の確認を行った。 |
| 抄録(英) | In the design of SFQ circuits, two types of circuit elements are used for the interconnection of the circuits: one is Josephson transmission lines (JTL) and the other is passive transmission lines (PTL). JTL is used mainly for the gate-to-gate interconnection, whereas PTL is used for block-to-block interconnection in SFQ circuit design. In order to decrease the propagation delay and the power consumption of circuits and to increase the design flexibility, the extensive use of PTL even in the gate-to-gate interconnection is demanded. In this study, we propose a design approach based on gate-to-gate PTL wiring, where each logic cells can be directly connected to PTL. We made a new cell library. By using the new cell library, we designed a full adder, and confirmed its correct operations. |
| キーワード(和) | SFQ / PTL / 配線 / 半加算器 / SFQ回路 |
| キーワード(英) | SFQ / PTL / interconnection / half adder / SFQ circuits |
| 資料番号 | SCE2008-25 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 2008/10/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Superconductive Electronics (SCE) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | PTL直結型論理セルを用いたSFQ回路の設計(単一磁束量子大規模集積回路技術の現状と将来展望、デジタル応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Design of SFQ circuits using logic cells directly connectable to PTLs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SFQ / SFQ |
| キーワード(2)（和/英） | PTL / PTL |
| キーワード(3)（和/英） | 配線 / interconnection |
| キーワード(4)（和/英） | 半加算器 / half adder |
| キーワード(5)（和/英） | SFQ回路 / SFQ circuits |
| 第 1 著者 氏名（和/英） | 鈴木 英利 / Hidetoshi SUZUKI |
| 第 1 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 第 2 著者 氏名（和/英） | 原 浩史 / Hiroshi HARA |
| 第 2 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 第 3 著者 氏名（和/英） | 山梨 裕希 / Yuki YAMANASHI |
| 第 3 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 第 4 著者 氏名（和/英） | 吉川 信行 / Nobuyuki YOSHIKAWA |
| 第 4 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 発表年月日 | 2008-10-30 |
| 資料番号 | SCE2008-25 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 268 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |