| 講演名 | 2008-09-26 再構成デバイスMPLDへの組み合わせ回路マッピング手法の検討(高信頼化技術・設計技術) 小田 裕太郎, 谷川 一哉, 弘中 哲夫, 平川 直樹, 戸口 博昭, 佐藤 正幸, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々は,メモリとしても使うことのできる再構成型デバイスであるMPLDの研究開発を行っている.MPLDは主にメモリとLUT (Look Up Table)の双方として使用可能なMLUTを論理要素として導入し,その配置と配線を工夫することでFPGA (Field Programmable Gate Array)と同等以上の機能を実現できる可能性を持っている.しかし,MPLDに回路をマッピングする方法がFPGAとは異なる.そのため,MPLDを実用的に使用し,大規模な回路をマッピングするためのCADツールの開発が必要である.本稿ではまず従来FPGAのCADツール設計フローを調査し,それを参考にMPLDアーキテクチャに適したCADツールを採用するためのマッピング手法について検討した.そして,MPLDアーキテクチャ向けの,組み合わせ回路をマッピングできるCADツールをC言語で実装した.実装したCADツールを使って,組み合わせ回路をMPLDにマッピングすることができた |
| 抄録(英) | As a novel Field Programmable Gate Array(FPGA), MPLD has been proposed. The MPLD consists of MLUTs. which has functions as LUT, switch block, and memory. By placing and connecting the neighboring MLUTs, MPLD can behave like conventional FPGA. However, the circuit mapping method is different from FPGA because of the large architecture difference. Therefore, development of a novel CAD to map a large circuit into MPLD is needed for practical use. In this paper, a new CAD for MPLD is proposed. At first the conventional mapping method were investigated. Next, the method to map a circuit into MPLD was discussed. After that, the CAD for MPLD was developed by using C language which can map a combinational circuit. |
| キーワード(和) | FPGA / MPLD / CAD / メモリ |
| キーワード(英) | FPGA / MPLD / CAD / memory |
| 資料番号 | RECONF2008-37 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2008/9/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 再構成デバイスMPLDへの組み合わせ回路マッピング手法の検討(高信頼化技術・設計技術) |
| サブタイトル（和） | |
| タイトル（英） | Consideration of Combinational Circuit Mapping Method for Reconfigurable Device MPLD |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | MPLD / MPLD |
| キーワード(3)（和/英） | CAD / CAD |
| キーワード(4)（和/英） | メモリ / memory |
| 第 1 著者 氏名（和/英） | 小田 裕太郎 / Yutaro ODA |
| 第 1 著者 所属（和/英） | 広島市立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 2 著者 氏名（和/英） | 谷川 一哉 / Kazuya TANIGAWA |
| 第 2 著者 所属（和/英） | 広島市立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 3 著者 氏名（和/英） | 弘中 哲夫 / Tetsuo HIRONAKA |
| 第 3 著者 所属（和/英） | 広島市立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 4 著者 氏名（和/英） | 平川 直樹 / Naoki HIRAKAWA |
| 第 4 著者 所属（和/英） | 広島市立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 5 著者 氏名（和/英） | 戸口 博昭 / Hiroaki TOGUCHI |
| 第 5 著者 所属（和/英） | 広島市立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 6 著者 氏名（和/英） | 佐藤 正幸 / Masayuki SATO |
| 第 6 著者 所属（和/英） | 太陽誘電株式会社 Taiyo Yuden Co., Ltd. |
| 発表年月日 | 2008-09-26 |
| 資料番号 | RECONF2008-37 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 220 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |