| 講演名 | 2008-09-26 書き換え可能ハードウェアを用いた耐故障性能向上手法の研究(高信頼化技術・設計技術) 金丸 敦礼, 川合 浩之, 山口 佳樹, 安永 守利, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,書き換え可能ハードウェアであるFPGA (Field Programmable Gate Array)の部分回路再構成機能が拡充されたことで,この機能を応用した様々な技術(画像処理,暗号処理,低消費電力など)が提案されている.しかし,回路構造および配置を事前に決定できかつ設計された回路が高い規則性を持つ上記のような場合とは異なり,耐故障性能向上を目的とした場合は故障個所の特定を事前に行えない.このため,従来の部分回路再構成を適用した提案手法とは異なり,任意の位置にある多種多様な故障部位を動的かつ適切な場所に再配置する高い柔軟性が要求される.そこで著者らは,以上を実現する一手法としてFPGAを利用したタイルフォールトトレラント手法(TFT:Tile-based Fault Tolerant approach)を提案している.本稿ではTFTをXilinxのVirtex5シリーズおよびVirtex IIシリーズのFPGAを用いて実装し,本手法における有効性と改善点について議論する. |
| 抄録(英) | This paper deals with a dependable computing system using a reconfigurable device. The work carried out for this purpose of this study involved the proposition of an fault-tolerant approach which covers general purpose LSI such as microprocessors. TFT, which is short for Tile-based Fault Tolerant approach, has the intermediate layer which makes the connection between physical circuit layout and logical circuit layout for use in partial and dynamic reconfiguration. The partial reconfiguration is effectively utilized for online replacement of failed circuits. An advantage of TFT is that there is no conflict with other fault-tolerant approaches, and therefore TFT is freely available in the construction of dependable systems. Experimental result demonstrates the SuperH RISC processor implementation and the effectiveness of our approach. |
| キーワード(和) | FPGA / 部分回路再構成 / 耐故障 / ハードエラー / 故障回復 |
| キーワード(英) | FPGA / partial reconfiguration / fault tolerance / hard error / fault recovery |
| 資料番号 | RECONF2008-36 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2008/9/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 書き換え可能ハードウェアを用いた耐故障性能向上手法の研究(高信頼化技術・設計技術) |
| サブタイトル（和） | |
| タイトル（英） | A study of a fault-tolerant system using TFT method |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 部分回路再構成 / partial reconfiguration |
| キーワード(3)（和/英） | 耐故障 / fault tolerance |
| キーワード(4)（和/英） | ハードエラー / hard error |
| キーワード(5)（和/英） | 故障回復 / fault recovery |
| 第 1 著者 氏名（和/英） | 金丸 敦礼 / Atsuhiro KANAMARU |
| 第 1 著者 所属（和/英） | 筑波大学大学院システム情報工学研究科 Graduate School of Systems and Information Engineering, Univ. of Tsukuba |
| 第 2 著者 氏名（和/英） | 川合 浩之 / Hiroyuki KAWAI |
| 第 2 著者 所属（和/英） | 筑波大学大学院システム情報工学研究科 Graduate School of Systems and Information Engineering, Univ. of Tsukuba |
| 第 3 著者 氏名（和/英） | 山口 佳樹 / Yoshiki YAMAGUCHI |
| 第 3 著者 所属（和/英） | 筑波大学大学院システム情報工学研究科 Graduate School of Systems and Information Engineering, Univ. of Tsukuba |
| 第 4 著者 氏名（和/英） | 安永 守利 / Moritoshi YASUNAGA |
| 第 4 著者 所属（和/英） | 筑波大学大学院システム情報工学研究科 Graduate School of Systems and Information Engineering, Univ. of Tsukuba |
| 発表年月日 | 2008-09-26 |
| 資料番号 | RECONF2008-36 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 220 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |