| 講演名 | 2008-09-26 ソフトコアプロセッサの高信頼化に向けた三重冗長実装の一検討(高信頼化技術・設計技術) 一ノ宮 佳裕, 田上 士郎, 石田 智之, 尼崎 太樹, 久我 守弘, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | SRAM型FPGAは放射線などの影響が原因で専用回路と比べ信頼性が低い.我々は,リソースや動作周波数などでオーバヘッドを持つが,高い信頼性を確保できるTMR (Triple Modular Redundancy)に着目した.本稿では,設計自由度を考慮してソフトコアプロセッサをTMR化し,リソースと動作周波数についての評価を行い,問題点を明確にした.それを基に,リソース改善と動作周波数改善の目的で,ローカルメモリを共有するTMR構成とプロセッサのキャッシュを有効にしたTMR構成をそれぞれ検討し評価を行った.その結果,メモリを共有するTMR構成ではメモリリソースを効率良く利用できたが,25.0%の動作周波数低下を招いた.また,プロセッサのキャッシュを有効にしたTMR構成では動作周波数を25.0%改善したが,メモリリソース量が125%増加することがわかった.ソフトコアプロセッサを実装する際にはトレードオフを考慮してTMR構成を選択する必要がある. |
| 抄録(英) | SRAM-based FPGA has lower reliability than dedicated integrated circuit because of radiation effect. We focus on TMR (Triple Modular Redundancy) implementation which ensure high reliability in return for resource and clock overhead. In this paper, We implement TMR softcore processor considering about flexibility, and we estimate resource usage and operating frequency, to make clear its problem. To overcome TMR problems, we design two kind of TMR processor.: "Local Memory shared TMR" type, and "Cache enabled TMR" type and evaluate resource usage and operating frequency. As a result, "Local Memory shared TMR" type enabled efficient memory utilization, but it reduced 25.0% about operating frequency. "Cache enabled TMR" type improved 25.0% operating frequency in return for 125% memory resorce overhead. When implement TMR processor, we need to select TMR design according to the trade-offs. |
| キーワード(和) | FPGA / TMR / 三重冗長化 / 高信頼化 / ソフトコアプロセッサ |
| キーワード(英) | FPGA / triple modular redundancy / dependable processor / softcore processor |
| 資料番号 | RECONF2008-35 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2008/9/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ソフトコアプロセッサの高信頼化に向けた三重冗長実装の一検討(高信頼化技術・設計技術) |
| サブタイトル（和） | |
| タイトル（英） | A Case Study of Reliable Softcore Processor Using TMR Technique |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | TMR / triple modular redundancy |
| キーワード(3)（和/英） | 三重冗長化 / dependable processor |
| キーワード(4)（和/英） | 高信頼化 / softcore processor |
| キーワード(5)（和/英） | ソフトコアプロセッサ |
| 第 1 著者 氏名（和/英） | 一ノ宮 佳裕 / Yoshihiro ICHINOMIYA |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 田上 士郎 / Shiro TANOUE |
| 第 2 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 石田 智之 / Tomoyuki ISHIDA |
| 第 3 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 4 著者 氏名（和/英） | 尼崎 太樹 / Motoki AMAGASAKI |
| 第 4 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 5 著者 氏名（和/英） | 久我 守弘 / Morihiro KUGA |
| 第 5 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 6 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 6 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 発表年月日 | 2008-09-26 |
| 資料番号 | RECONF2008-35 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 220 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |