| 講演名 | 2008-09-25 動的再構成可能プロセッサへのJPEGエンコーダの実装と評価(リコンフィギャラブル応用) 古島 直道, 渡邊 誠也, 名古屋 彰, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,動的再構成可能ハードウェアが注目され,研究が盛んになるとともにその有効性を定量的に評価することが重要になってきている.そこで,本稿ではアイピーフレックス社のDAPDNA-2へJPEGエンコーダを実装し,その評価を行った結果を示す.DAPDNA-2の動的再構成可能な並列処理エンジン(DNA)へJPEGエンコード処理の表色系の変換および2次元離散コサイン変換を実装し,その他の処理を専用のRISCプロセッサ(DAP)へ実装した.DNAへの処理の実装ではハードウェアリソースを有効に使用するために表色系の変換を行う画路を4並列に,2次元離散コサイン変換を行う回路を2並列に実装し,また,動的再構成に必要な制御処理時間の削減を目指す実装を行った.DNAへ実装した処理は入力画像のサイズが大きい場合には汎用PC (Pentium4 2.8GHz)と同等かそれ以上の処理速度を実現し,また,消費エネルギーはPCと比べ1/50程度となることが確認された. |
| 抄録(英) | Recently, dynamically reconfigurable hardware has been attracted, the research becomes active, and quantitative evaluation for its availability is important. This paper describes an implementation of JPEG encoders on DAPDNA-2 which IPFlex Inc. developed, and its evaluation. We implemented a converter for color specification system and a two-dimensional DCT to DNA which is a parallel processing engine with dynamic reconfiguration in DAPDNA-2, and implemented other parts of JPEG encoder to DAP which is a RISC processor core in DAPDNA-2. For efficient use of hardware resources, we implemented the circuits in two or four parallel. Furthermore we tried to reduce control processing time of dynamic reconfiguration. As results of evaluation, we confirmed that the processing speed on a DNA was same as the speed on a PC (Pentium4 2.8GHz) or faster in case of an input image size is large, and energy consumption of DNA was about 1/50 compared with the PC. |
| キーワード(和) | 動的再構成可能プロセッサ / JPEGエンコード |
| キーワード(英) | Dynamically Reconfigurable Processor / JPEG Encode |
| 資料番号 | RECONF2008-24 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2008/9/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動的再構成可能プロセッサへのJPEGエンコーダの実装と評価(リコンフィギャラブル応用) |
| サブタイトル（和） | |
| タイトル（英） | Implementation of JPEG Encoder on Dynamically Reconfigurable Processor and its Evaluation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的再構成可能プロセッサ / Dynamically Reconfigurable Processor |
| キーワード(2)（和/英） | JPEGエンコード / JPEG Encode |
| 第 1 著者 氏名（和/英） | 古島 直道 / Naomichi FURUSHIMA |
| 第 1 著者 所属（和/英） | 岡山大学大学院自然科学研究科 Graduate School of Natural Science and Technology, Okayama University |
| 第 2 著者 氏名（和/英） | 渡邊 誠也 / Nobuya WATANABE |
| 第 2 著者 所属（和/英） | 岡山大学大学院自然科学研究科 Graduate School of Natural Science and Technology, Okayama University |
| 第 3 著者 氏名（和/英） | 名古屋 彰 / Akira NAGOYA |
| 第 3 著者 所属（和/英） | 岡山大学大学院自然科学研究科 Graduate School of Natural Science and Technology, Okayama University |
| 発表年月日 | 2008-09-25 |
| 資料番号 | RECONF2008-24 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 220 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |