| 講演名 | 2008/7/29 タイミング・エラー耐性を持つスーパスカラ・プロセッサ(耐エラー技術,SWoPP佐賀2008-2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ) 杉本 健, 入江 英嗣, 五島 正裕, 坂井 修一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | プロセッサの動作周波数は,クリティカルな回路遅延に,静的に定められたタイミング・マージンを加えて決定される.しかし,近年では,製造ばらつきやや動作時の温度ばらつきが大きくなり,悲観的なマージンを設計時に確保することがコストに見合わなくなってきている.今後のプロセッサでは,回路の応答がクロック同期とずれてしまう,動的なタイミング・フォールトが深刻な問題となると予想され,その検出/回復に関する研究が行われている.動的なタイミング・フォールトから回復に関する従来研究はデータパスのみに着目しており,制御パスはあまり気にされていない.そこで本研究では,制御パスを含めたいかなる場所でタイミング・フォールトが発生しても正しく回復する手法を提案する.提案手法では,パイプラインに沿ってフォールトを伝播し,間違っているかもしれない命令に対しては,レジスタ・ファイルとPCによって定義されるアーキテクチャ・ステートを更新せずに,プロセッサをリセットする.提案手法を適用したスーパスカラ・プロセッサをFPGAに実装した結果,正しく動作することが確認された. |
| 抄録(英) | The clock frequency of a microprocessor is generally determined from the timing of its critical path length and the timing margin set by the designers. However, since variations in the manufacturing and operational environments increase, the conventional worst-case design has become unrealistic. Circuit designers are now suffering from the runtime timing-faults because the switching speed of transistors varies unexpectedly widely, and there are researches about detecting and recoverying from runtime timing-faults. Previous researches on recovering from runtime timing-faults are only focus on data-path and do not focus on control-path. In this work, we propose a method which can recover from runtime timing-faults in any place include control-path. In our method, we notice timing-faults along pipeline, and when an instruction retires which may include faults, we reset processor, and do not update architecture state, which is composed of register-file and PC. We implemented a superscalar processor employing this method on a FPGA, and verified that the processor can recover correctly. |
| キーワード(和) | |
| キーワード(英) | |
| 資料番号 | CPSY2008-14 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2008/7/29(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | タイミング・エラー耐性を持つスーパスカラ・プロセッサ(耐エラー技術,SWoPP佐賀2008-2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ) |
| サブタイトル（和） | |
| タイトル（英） | Timing-Fault-Tolerant Superscalar Processor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | |
| 第 1 著者 氏名（和/英） | 杉本 健 / Ken SUGIMOTO |
| 第 1 著者 所属（和/英） | 東京大学大学院情報理工学系研究科 Graduate School of Information Science and Technology, The University of Tokyo |
| 第 2 著者 氏名（和/英） | 入江 英嗣 / Hidetsugu IRIE |
| 第 2 著者 所属（和/英） | 東京大学大学院情報理工学系研究科 Graduate School of Information Science and Technology, The University of Tokyo |
| 第 3 著者 氏名（和/英） | 五島 正裕 / Masahiro GOSHIMA |
| 第 3 著者 所属（和/英） | 東京大学大学院情報理工学系研究科 Graduate School of Information Science and Technology, The University of Tokyo |
| 第 4 著者 氏名（和/英） | 坂井 修一 / Shuichi SAKAI |
| 第 4 著者 所属（和/英） | 東京大学大学院情報理工学系研究科 Graduate School of Information Science and Technology, The University of Tokyo |
| 発表年月日 | 2008/7/29 |
| 資料番号 | CPSY2008-14 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 180 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |